基于FPGA的交通灯设计

1、摘要：随着经济社会的快速发展，交通灯的优化设计成为提高人们生活水平和效率，保障人民安全的重要课题。本论文基于交通灯的基本原理：设计的交通灯由一组红黄绿灯信号控制交通灯。基于quatursII软件的VerilogHDL语言设计交通灯代码，采用Protel99se软件绘制原理图、PCB布线。实现了交通的实物搭建。关键字：交通灯分频模块1、引言：交通灯的最重要作用是最优化的形式引导车流、人流，是实现在周定交通资源约束的情况下，满足较多行人、车辆通过该交叉路段，实现城市交通的畅通。交通灯的工作原理是：行人车辆在各自的行走道上绿灯行、红灯停；交通灯以倒计时的方式实现各车道行人、车辆的交互通行。设计的交通

2、灯由一组红黄绿灯信号控制交通灯。1'表示灯亮，0'表示灯熄。其中绿灯，黄灯，红灯的持续时间分别为25秒，5秒，20秒。从而实现交通灯的高效运行。2、系统构架:交通灯的系统构建是分为时基脉冲发生模块（即秒脉冲发生器）红绿灯倒计时计数及控制模块（即下图中的定时器、控制器）、译码模块秒脉冲发所设计的交通信号灯控制电路，主要适用于在两条干道汇合点形成的十字交叉路口，路口设计两组红绿灯分别对两个方向上的交通运行状态进行管理。东西方向和南北方向各使用3个LED显示，红黄绿各代表红黄绿灯，绿灯亮同时是人行灯。东西方向和南北方向计时均为2位数，共需要4个LEDfc段数码管显示。考虑到硬件条件的

3、限制，我们只模拟了其中一组交通灯。Time信号输出显示的内容。设计方案：方案一：采用VerilogHDL语言直接编写，实现交通灯指挥功能。方案二：采用模块层次化设计，将此设计分为四个模块：计时模块，状态控制模块，信VHDL语言编写成，做成原理图模号灯显示模块，数码扫描显示模块。将四个模块再分别用块，用原理图输入法做整个设计的顶层文件。3软硬件设计3.1 硬件设计上图中心为EP4CE622C8感片，在实物搭建时，利用LED灯作为交通灯，数码管作为倒计时计数显示器。硬件部分为搭建实物电路，即在Quartus软件中VerilogHDL语言编写的交通灯设计与EP4c6EK片进行引脚一一搭配。实验中，L

4、ED灯指示相应的灯是否亮，且能够在相应的持续时间内保持，当计数器倒计时为零时要切换到另一个LED灯。七段数码管的使用需要把BCD码转化为七段码，从而才能进行七段码倒计时。实物演示需要把一直程序烧录入开发板中，并且引脚必须一一对应正确。3.2 软件设计软件部分主要利用protel（AltiumDesigner也可）软件设计的原理图和PCB图，其中PCB图需布线和铺铜。在相关的交通灯原理图如下：脉冲发生器电路原理图：（应用555芯片进行设计）计数器部分电路、控制器电路原理图如下（分别可以采用两个74LS163芯片联级作为计数倒计时、控制电路用三个74LS153芯片和触发器控制）：在利用Quartu

5、sII.12软件进行Verilog编程，主要程序如下:moduleww(CLK,sm_bit,sm_seg,light);inputCLK;/定义日R中引脚output3:0sm_bit;定义数码管位选引脚output6:0sm_seg;定义数码管段选引脚output2:0light;/定义两个方向交通灯reg3:0sm_bit_r;reg6:0sm_seg_r;reg24:0count;/定义计数器寄存器regsec;/定义秒信号寄存器regtim1=0,st1=0;/定义tim1位倒计时是否到达的位标识reg1:0state1,state2,ste;/定义一些状态reg2:0light1;

6、reg3:0num;reg7:0num1,num2;/num1和num2的值为倒计时的值assignsm_bit=sm_bit_r;assignsm_seg=sm_seg_r;always(posedgeclk)begincount=count+1'b1;if(count=25'd24000000)/时间达到一秒begincount<=25'd0;sec=sec;endendalways(posedgeclk)begincase(count16:15)case(sm_bit_r)/4'd0:sm_seg_r<=3'd0:sm_bit_r<

7、;=num13:0;/秒个位3'd1:sm_bit_r<=num17:4;/秒十位3'd2:sm_bit_r<=num23:0;/分个位3'd3:sm_bit_r<=num27:4;/分十位endcase选择数码管显示位7'b0111111;/选择第一个数码管显示4'd1:sm_seg_r<=7'b0000110;/选择第二个数码管显示4'd2:sm_seg_r<=7'b1011011;4'd3:sm_seg_r<=7'b1001111;4'd4:sm_seg_r<

8、=7'b1100110;4'd5:sm_seg_r<=7'b1101101;4'd6:sm_seg_r<=7'b1111101;4'd7:sm_seg_r<=7'b0000111;4'd8:sm_seg_r<=7'b1111111;4'd9:sm_seg_r<=7'b1101111;endcaseendalways(posedgesec)beginlight<=3'b001;num1<=8'd25;endif(!tim1)begintim1<=

9、1;case(state1)2'b00:beginnum1<=8'd25;light<=3'b110;state1<=2'b01;end2'b01:beginnum1<=8'd5;light<=3'b101;state1<=2'b11;end状态机使三个2'b11:beginnum1<=8'd20;light<=3'b011;state1<=2'b10;end2'b10:beginnum1<=8'd5;light<=3

10、'b101;state1<=2'b00;end/状态一直循环default:light<=3'b011;endcaseendelsebeginif(num1=1)tim1<=0;elseif(num1>0)if(num13:0=0)beginnum13:0<=4'b1001;/倒计时模块num17:4<=num17:4-1;endelsenum13:0<=num13:0-1;endendmodule4实验或仿真实验:5总结本短学期，在老师的指引下，学习电子综合设计，收获匪浅。首先，我们学习了Protel99se软件绘制电

11、路原理图，并且通过封装绘制的原理图中的元器件，导出了PCB原理图。PCB电路图对指导电路设计的动手能力很有帮助。通过在电脑上学习PCB电路的最佳布线，向实际实践中的人工布线迈进，让我们亲身体验电路图用于生活实际的无穷乐趣。同时，我们学习了QuartusII软件，该软件功能也十分强大，能够绘制原理图、编程后烧录入开发板进行实验。虽然学习的过程充满了困难，但是也从中收获到知识和乐趣！附录利用protel99se软件根据原理图进行PCB线如下图：主程序:moduleww(CLK,sm_bit,sm_seg,light);inputCLK;/定义日不中弓唧一output3:0sm_bit;/定义数码管

12、位选引脚output6:0sm_seg;/定义数码管段选引脚inout2:0light;/定义两个方向交通灯reg3:0sm_bit_r;reg6:0sm_seg_r;reg24:0count;/定义计数器寄存器regsec;/定义秒信号寄存器regtim1=0,st1=0;/定义tim1位倒计时是否到达的位标识reg1:0state1,state2,ste;/定义一些状态reg2:0light1;reg3:0num;reg7:0num1,num2;/num1和num2的值为倒计时的值assignsm_bit=sm_bit_r;assignsm_seg=sm_seg_r;always(pose

13、dgeCLK)begincount=count+1'b1;if(count=25'd24000000)/时间达到一秒begincount<=25'd0;sec=sec;endendalways(posedgeCLK)begincase(count16:15)3'd0:sm_bit_r<=num13:0;/秒个位3'd1:sm_bit_r<=num17:4;/秒十位3'd2:sm_bit_r<=num23:0;/分个位3'd3:sm_bit_r<=num27:4;/分十位endcasecase(sm_bit_r

14、)/4'd0:sm_seg_r<=4'd1:sm_seg_r<=选择数码管显示位7'b0111111;/选择第一个数码管显示7'b0000110;/选择第二个数码管显示4'd2:sm_seg_r<=7'b1011011;4'd3:sm_seg_r<=7'b1001111;4'd4:sm_seg_r<=7'b1100110;4'd5:sm_seg_r<=7'b1101101;4'd6:sm_seg_r<=7'b1111101;4'd7:

15、sm_seg_r<=7'b0000111;4'd8:sm_seg_r<=7'b1111111;4'd9:sm_seg_r<=7'b1101111;endcaseendreg2:0re_light;always(posedgesec)beginre_light<=3'b001;num1<=8'd25;if(!tim1)begintim1<=1;case(state1)2'b00:beginnum1<=8'd25;re_light<=3'b110;state1<=2'b01;end2'b01:beginnum1<=8'd5;re_light<=3'b101;state1<=2'b11;end2'b11:beginnum1<=8'd20;re_light<=3'b011;state1<=2'b10;end2'b10:beginnum1<=8'd5;re_light<=3'b101;state1<=2