设计性实验任务书

1、题目专业名称班级学号学生姓名201年月日数字时钟设计性实验任务书一、设计性实验目的：在MAX-PLUS II软件平台上，熟练运用VHDL硬件描述语言，完成数字时钟的文本输入或原理图输入、编译、综合、仿真，利用EDA实验箱，实现数字时钟的硬件实现。二、设计性实验说明：1、数字时钟电路主要由：分频器、扫描显示译码器、六十进制计数器（或由十进制计数器与六进制计数器组成），十二进制计数器（或二十四进制计数器）电路组成。整点报时电路（选做）；2、数字时钟显示由小时（十二或二十四进制任选）、分钟（六十进制）、秒（六十进制）组成；3、各模块功能：（1）分频器模块：用来产生1Hz计时脉冲；（2）十二或二十四进

2、制计数器模块：对小时进行计数；（3）六十进制计数器模块：对分秒进行计数；（4）六进制计数器模块：分别对分十位和秒十位进行计数；（5）十进制计数器模块：分别对分个位和秒个位进行计数；（6）扫描显示译码器模块：完成对7字段数码管显示的控制；（7）整点报时模块（选做）；三、实验箱给定硬件：1、系统时钟脉冲信号为5MHz；2、CPLD/FPGA芯片型号：EPM7128SLC84-5、EPM1K30TC144-3、EPM1K100QC208-3（根据实验箱上的芯片型号选择）；3、8个7字段共阴显示数码管（选用）；4、液晶显示器1602（选用）；5、拨码开关、按键及键盘四、要求：1、精确显示小时、分钟、秒

3、；2、具有对时、分、秒置数功能（可以采用按键置数、拨码开关置数、脉冲置数或键盘直接置数）；3、显示采用数码管显示或液晶显示；4、整点报时（选做）；数字秒表设计性实验任务书一、设计性实验目的：在MAX-PLUS II软件平台上，熟练运用VHDL硬件描述语言，完成数字时钟的文本输入或原理图输入、编译、综合、仿真，利用EDA实验箱，实现数字秒表的硬件实现。二、设计性实验说明：1、数字秒表电路主要由：分频器、扫描显示译码器、六十进制计数器（或由十进制计数器与六进制计数器组成），十二进制计数器（或二十四进制计数器）、一百进制计数器电路组成；2、数字秒表显示由小时（十二或二十四进制任选）、分钟（六十进制）

4、、秒（六十进制）、十分之一秒、百分之一秒组成；3、各模块功能：（1）分频器模块：用来产生100Hz计时脉冲；（2）十二或二十四进制计数器模块：对小时进行计数；（3）六十进制计数器模块：对分秒进行计数；（4）六进制计数器模块：分别对分十位和秒十位进行计数；（5）十进制计数器模块：分别对分个位、秒个位、十分之一秒、百分之一秒进行计数；（6）扫描显示译码器模块：完成对7字段数码管/液晶显示的控制；（7）一百进制计数器模块：对十分之一秒和百分之一秒进行计数；三、实验箱给定硬件：1、系统时钟脉冲信号为10MHz；2、CPLD/FPGA芯片型号：EPM7128SLC84-5、EPM1K30TC144-3、

5、EPM1K100QC208-3（根据实验箱上的芯片型号选择）；3、8个7字段共阴显示数码管（选用）；4、液晶显示器1602（选用）；5、拨码开关、按键；四、要求：1、精确显示小时、分钟、秒、十分之一秒、百分之一秒；2、具有清零、启动、保持功能；3、显示采用数码管显示或液晶显示；数字万年历设计性实验任务书一、设计性实验目的：在MAX-PLUS II软件平台上，熟练运用VHDL硬件描述语言，完成数字时钟的文本输入或原理图输入、编译、综合、仿真，利用EDA实验箱，实现数字万年历的硬件实现。二、设计性实验说明：1、数字万年历电路主要由：分频器、扫描显示译码器、六十进制计数器（或由十进制计数器与六进制计

6、数器组成），十二进制计数器（或二十四进制计数器）、年、月、日电路组成。整点报时电路（选做）；2、数字万年历显示由小时（十二或二十四进制任选）、分钟（六十进制）、秒（六十进制）、年、月、日组成；3、各模块功能：（1）分频器模块：用来产生1Hz计时脉冲；（2）十二或二十四进制计数器模块：对小时进行计数；（3）六十进制计数器模块：对分秒进行计数；（4）六进制计数器模块：分别对分十位和秒十位进行计数；（5）十进制计数器模块：分别对分个位和秒个位进行计数；（6）扫描显示译码器模块：完成对7字段数码管显示的控制；（7）年、月、日模块：年、月、日进制计数（8）整点报时模块（选做）；三、实验箱给定硬件：1、系统时钟脉冲信号为5MHz；2、CPLD/FPGA芯片型号：EPM7128SLC84-5、EPM1K30TC144-3、EPM1K100QC208-3（根据实验箱上的芯片型号选择）；3、8个7字段共阴显示数码管（选用）；4、液晶显示器1602（选用）；5、拨码开关、按键及键盘四、要