电工学简明教程14触发器和时序逻辑电路(完)

1、第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路第第 14 章章触发器和时序逻辑电路触发器和时序逻辑电路第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路第第 14 章触发器和时序逻辑电路章触发器和时序逻辑电路数字电路按照功能的不同分为两类数字电路按照功能的不同分为两类：组合逻辑电路；组合逻辑电路；时序逻辑电路。时序逻辑电路。时序逻辑电路的特点：时序逻辑电路的特点：它的输出状态不仅决定于当时它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序的输入状态，而且还与电路的原来状态有关，也就是时序逻辑电路逻辑电路具有记忆功能具有记忆功能。组合逻辑电路的特点组

2、合逻辑电路的特点：只由逻辑门电路组成，它的输只由逻辑门电路组成，它的输出变量状态完全由当时的输入变量的组合状态来决定，而出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，它与电路的原来状态无关，它不具有记忆功能不具有记忆功能。触发器是触发器是时序逻辑时序逻辑电路电路的基本单元。的基本单元。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路第第 14 章触发器和时序逻辑电路章触发器和时序逻辑电路14.1双稳态触发器双稳态触发器14.2寄存器寄存器14.3计数器计数器14.4由由 555 计时器组成的单稳态计时器组成的单稳态触发器和无稳态触发器触发器和无稳态触发器*1

3、4.5举例应用举例应用第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.1双稳态触发器双稳态触发器其有两个稳定的工作状态其有两个稳定的工作状态分类分类: 1按逻辑功能按逻辑功能2按其结构按其结构RS 触发器、触发器、 JK 触发器、触发器、D 触发器触发器主从型触发器、维持阻塞型触发器主从型触发器、维持阻塞型触发器特点特点：具有具有记忆记忆功能功能第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.1.1RS 触发器触发器1基本基本 RS 触发器触发器Q&DSDRQ逻辑图逻辑图G1G2DRSRQ图形符号图形符号DSQ基本基本 RS 触发器由两个触发器由两个与非

4、与非门门交交叉连接叉连接而成，使其具有而成，使其具有记忆记忆功能。功能。它有两个输出端它有两个输出端 Q 和，和，两者的逻辑状态应相反。两者的逻辑状态应相反。Q有两个稳定状态：有两个稳定状态：( (1) )Q = 0 0，Q = 1 1，称为称为复位复位状态状态( (0 0 态态) )；( (2) )Q = 1 1，Q = 0 0，称为称为置位置位状态状态( (1 1 态态) )。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路有两个直接输入端有两个直接输入端 RDSD平时固定接高电位平时固定接高电位，处于处于 1 态。态。加负脉冲后加负脉冲后，触发器的状态发触发器的状态发生翻转。生

5、翻转。SD直接置位端直接置位端( (也称置也称置 1 端端) )RD直接复位端直接复位端( (也称置也称置 0 端端) )加触发负脉冲时加触发负脉冲时Q 端的端的波形图波形图为了分析方便，设：为了分析方便，设：Qn 为原来的状态，称为原态为原来的状态，称为原态 ；Qn+1 为加触发信号后的状态，为加触发信号后的状态， 称为称为 新态或新态或 次态。次态。Q&DSDRQ逻辑图逻辑图G1G2第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路Q&DSDRQ逻辑图逻辑图G1G2由逻辑图可求出基本由逻辑图可求出基本 RS 触发器的逻辑式触发器的逻辑式nnnnQRQQSQ D1D1

6、，也可简记为也可简记为QRQQSQ DD，以下分四种情况分析其状态以下分四种情况分析其状态转换和逻辑功能。转换和逻辑功能。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路DD1 RS ，0 01 1( ( ) )DD QRQQSQ ，10当当 端加负脉冲时，不论触发器端加负脉冲时，不论触发器的初始状态是的初始状态是 1 态，还是态，还是 0 态，均有态，均有DR即将触发器置即将触发器置 0 0 或保持或保持 0 0 态。当负脉冲除去态。当负脉冲除去后触发器的状态保持不变，实现后触发器的状态保持不变，实现记忆记忆功能。功能。 即置即置 0 0 端有信号端有信号状态转换过程图解状态转换过

7、程图解QRQQSQ DD,Q&DSDRQ逻辑图逻辑图G1G2第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路即置即置 1 端有信号端有信号即将触发器置即将触发器置 1 或保持或保持 1 态。当负脉态。当负脉冲除去后触发器的状态保持不变，实现冲除去后触发器的状态保持不变，实现记忆记忆功能。功能。 DD , QRQQSQ 0 01 1当端加负脉冲时，不论触发当端加负脉冲时，不论触发器的初始状态是器的初始状态是 1 态，还是态，还是 0 态，均态，均有有DS状态转换过程图解状态转换过程图解G1G2QRQQSQ DD,Q&DSDRQ逻辑图逻辑图DD2 RS ，1 10 0(

8、( ) )第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路DD3 RS ，1 11 1( ( ) )DD11QSQQQRQQQ ，这种情况，这种情况，即将触发器保持原状态不变。即将触发器保持原状态不变。DD4 RS ，0 00 0( ( ) ) 这种输入状态下，当负脉冲除去后，将由各种偶然因素决这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而定触发器的最终状态，因而禁止出现禁止出现。基本基本 RS 触发器的逻辑状态表触发器的逻辑状态表 QDSDR0 01 10 01 10 01 11 11 1不变不变0 00 0禁用禁用第第1414章章 触发器和时序逻辑电路

9、触发器和时序逻辑电路2可控可控RS 触发器触发器DRSRQ图形符号图形符号DSS1SR1RC1QCP&Q&DSQDRRSCP逻辑电路逻辑电路增加了增加了 G3 和和 G4 组成的导引电路，组成的导引电路，时钟脉冲时钟脉冲 CP 是一种控制命令，是一种控制命令，通过导引电路实现对输入端通过导引电路实现对输入端 R和和 S 的控制，即当的控制，即当 CP = 0 0 时，时，不论不论 R 和和 S 端的电平如何变化，端的电平如何变化， G3 门和门和 G4 门的输出均为门的输出均为 1 1，基本触发器保持原状态不变。基本触发器保持原状态不变。 S 是置是置 1 1 信号输入端，高电

10、平有效信号输入端，高电平有效R 是置是置 0 0 信号输入端，高电平有效信号输入端，高电平有效增加了时钟脉冲输入端增加了时钟脉冲输入端 CPG1G2G4G3第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路只有当时钟脉冲来到后，只有当时钟脉冲来到后，即即 CP = 1 时，触发器才按时，触发器才按 R 、S 端的输入状态端的输入状态 来决定其输出来决定其输出状态。状态。和是直接置和是直接置 0 0 和直接置和直接置 1 1 端端 ，就是不经过时钟脉，就是不经过时钟脉冲的控制可以对基本冲的控制可以对基本 触发器置触发器置 0 0 或置或置 1 1 ，一般用于强迫置位。，一般用于强迫置位。

11、在工作过程中它们处于在工作过程中它们处于 1 1 态。态。DRDS可控可控RS 触发器的逻辑式触发器的逻辑式，QCPSQ QCPRQ &Q&DSQDRRSCP逻辑电路逻辑电路G1G2G3G4第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路可分四种情况分析可分四种情况分析 CP = 1 1 时触发器的状态转换和逻辑时触发器的状态转换和逻辑功能，见下表。功能，见下表。可控可控 RS 触发器的逻辑状态表触发器的逻辑状态表 Qn+100Q Qn n01110011不不定定RS可见可见当输入信号当输入信号 R 和和 S 的状态相反时，时钟脉冲的状态相反时，时钟脉冲来到后，输出来

12、到后，输出 Q 端的状态端的状态总是与总是与 S 端相同。端相同。&Q&DSQDRRSCP逻辑电路逻辑电路G1G2G3G4第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路CPRS可控可控RS 触发器的工作波形图触发器的工作波形图( (初态初态 Q = 0 0) )Q不定不定因为因为 RS 触发器的输入信号组合存在着触发器的输入信号组合存在着禁用禁用组合，所组合，所以为了克服这种现象引出了以为了克服这种现象引出了JK 触发器、触发器、D 触发器。触发器。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.1.2JK 触发器触发器KQRQJS ,主触发器的输出

13、主触发器的输出 端端 Q 与从触与从触发器的发器的 S 端相连，端与从触发端相连，端与从触发器的器的 R 端相连。端相连。非非门的作用是使门的作用是使两个触发器的时钟脉冲信号反相。两个触发器的时钟脉冲信号反相。Q它由两个可控它由两个可控RS 触触发器串联组成，分别称为发器串联组成，分别称为主触发器和从触发器。主触发器和从触发器。J 和和 K 是信号输入端，是信号输入端， 它它们分别与和们分别与和 Q 构成构成与逻辑关系，成为主触发与逻辑关系，成为主触发器的器的 S 端和端和 R 端，即端，即QDRSRQ图形符号图形符号DSJ1JK1KC1QCPDRQDSJKQCPQSRQCP主触发器主触发器从

14、触发器从触发器1SR逻辑电路逻辑电路第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路逻辑功能分析逻辑功能分析( (1) ) J = 1 1，K = 1 1设时钟脉冲来到之前设时钟脉冲来到之前( (CP = 0 0) )触发器的初始状触发器的初始状态为态为 0 0。这时主触发器的。这时主触发器的 0 01 1 KQRQJS，当时钟脉冲来到后当时钟脉冲来到后( (CP = 1) )， Q 端由端由 0 0 1 1，使从触发器的，使从触发器的S = 1 1，R = 0 0，当当 CP 从从 1 1 下跳为下跳为 0 0 时，时，非非门输出为门输出为 1 1，从触，从触发器也翻转为发器也翻转

15、为 1 1 态，从触发器与主触发器的状态是一致的。态，从触发器与主触发器的状态是一致的。反之，设触发器的初始状态为反之，设触发器的初始状态为 1 1，同样可分析出，主、从，同样可分析出，主、从触发器都触发器都翻转为翻转为 0 0。 DRQDSJKQCPQSRQCP主触发器主触发器从触发器从触发器1SR逻辑电路逻辑电路第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路JK 触发器计数波形图触发器计数波形图CPQQJK 触发器在触发器在 J = 1 1，K = 1 1 的情况下，来一个时钟脉冲，的情况下，来一个时钟脉冲，它就翻转一次，即它就翻转一次，即 Qn+1 =，此时触发器具有计数功能

16、。，此时触发器具有计数功能。 Qn第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路DRQDSJKQCPQSRQCP主触发器主触发器从触发器从触发器1SR逻辑电路逻辑电路设触发器的初始状态设触发器的初始状态为为 0 0。当。当 CP = 1 1 时，由时，由于主触发器的于主触发器的 S = 0 0，R = 0 0，Q 端的状态仍为端的状态仍为 0 0，保持不变。当保持不变。当 CP 下跳下跳时，由于从触发器的时，由于从触发器的 S = 0 0，R = 0 0，也保持也保持 0 0 态不态不变。变。 ( (2) )J = 0 0，K = 0 0如果初始状态为如果初始状态为 1 1，同样可

17、分析出，一个时钟脉冲来到后，同样可分析出，一个时钟脉冲来到后，将保持将保持 1 1 态不变。即态不变。即nnQQ 1第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路DRQDSJKQCPQSRQCP主触发器主触发器从触发器从触发器1SR逻辑电路逻辑电路( (3) )J = 1 1，K = 0 0可分析出不管触发器可分析出不管触发器原来处于什么状态，一个原来处于什么状态，一个时钟脉冲来到后，输出一时钟脉冲来到后，输出一定是定是 1 1 态。态。( (4) )J = 0 0，K = 1 1可分析出不管触发器原来处于什么状态，一个时钟脉冲可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后

18、，输出一定是来到后，输出一定是 0 0 态。态。 第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路主从型触发器具有在主从型触发器具有在CP 从从 1 1 下跳为下跳为 0 0 时翻转的时翻转的特点，也就是具有在时钟特点，也就是具有在时钟脉冲脉冲下降沿下降沿触发的特点。触发的特点。主从型主从型 JK 触发器的逻辑状态表触发器的逻辑状态表 Qn+10 00 0 Qn0 01 10 01 10 01 11 11 1JKQnJK 触发器波形图触发器波形图第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.1.3D 触发器触发器总之，输出端总之，输出端 Q 的状态和该脉冲来到之前输

19、入端的状态和该脉冲来到之前输入端 D 的状的状态一致。即态一致。即nnDQ 1DRSRQDSJ1JK1KC1QCP1D逻辑图逻辑图可以将可以将 JK 触发器转换为触发器转换为D 触发器，如右图所示触发器，如右图所示。当当 D = 1 1，即，即 J = 1 1，K = 0 0 时，在时，在 CP 的下降沿触发器翻的下降沿触发器翻转为转为( (或保持或保持) ) 1 1 态；态；当当 D = 0 0，即，即 J = 0 0，K = 1 1 时，在时，在 CP 的下降沿触发器翻的下降沿触发器翻转为转为( (或保持或保持) )0 0 态。态。数据触发器数据触发器第第1414章章 触发器和时序逻辑电路

20、触发器和时序逻辑电路逻辑符逻辑符号号DRSRQDSD1DC1QCPD 触发器的逻辑状态表触发器的逻辑状态表国内生产的国内生产的 D 触发器主要是维触发器主要是维持阻塞型，是在时钟脉冲的持阻塞型，是在时钟脉冲的上升沿上升沿触发翻转，图形符号如下触发翻转，图形符号如下上升沿上升沿D 触发触发器逻辑器逻辑符号符号DRSRQDSD1DC1QCPD 触发器上升沿波形图触发器上升沿波形图第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路Q1DC1QCPD 触发器转换触发器转换为为 T 触发器触发器也可将也可将 D 触发器触发器转换为转换为 T 触发器，如触发器，如下图所示。下图所示。它的逻辑功能是

21、每来一它的逻辑功能是每来一个时钟脉冲，翻转一次，即个时钟脉冲，翻转一次，即，具有，具有计数功能计数功能。nnQQ 1第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.2寄存器寄存器14.2.1数码寄存器数码寄存器寄存器用来暂时存放参与运算寄存器用来暂时存放参与运算的数据和运算结果。的数据和运算结果。14.2.1数码寄存器数码寄存器 下图是由可控下图是由可控 RS 触发器触发器( (上升沿触发上升沿触发) )组成的组成的 4 位数码寄存器，位数码寄存器，这是并行输入这是并行输入/并行输入的寄存器。工作之初要先清零。并行输入的寄存器。工作之初要先清零。4 位数码寄存器位数码寄存器第第

22、1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.2.2移位寄存器移位寄存器移位寄存器不仅有存放数码而且有移位的功能。所谓移位，移位寄存器不仅有存放数码而且有移位的功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移就是每当来一个移位正脉冲，触发器的状态便向右或向左移 1 位。位。移位脉冲移位脉冲CPQJKQQ0QJKQQ1QKQQ3QJKQQ21DR清零清零D数码输入数码输入 上图是由上图是由 JK 触发器组成的触发器组成的4位移位寄存器。位移位寄存器。FF0 接成接成 D 触触发器，数码由发器，数码由 D 端输入。设寄存的二进制数为端输入。设寄存的二进制数为 10

23、111011，按移位，按移位脉冲脉冲( (即时钟脉冲即时钟脉冲) )从高位到低位依此串行送到从高位到低位依此串行送到 D 端。经过四个端。经过四个时钟脉冲，数码依次存入各触发器。时钟脉冲，数码依次存入各触发器。 FF3 FF2 FF1 FF0第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路Q0Q1Q2Q3QJKQQJKQQKQQJKQ1DR清零清零D数码输入数码输入移位寄存器状态表移位寄存器状态表 FF3 FF2 FF1 FF0第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.3计数器计数器14.3.1二进制计数器二进制计数器计计数器能累计输入脉冲的数目，可以进行数器能

24、累计输入脉冲的数目，可以进行加加法法、减减法或法或两者两者兼有的计数。兼有的计数。 可分为二进制计数器、十进制计数器及任意进制计可分为二进制计数器、十进制计数器及任意进制计数器。数器。 第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.3.1二进制计数器二进制计数器4 位二进制加法计数器的状态表位二进制加法计数器的状态表第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路1异步二进制加法计数器异步二进制加法计数器由二进制加法计数器的状态表可见由二进制加法计数器的状态表可见：( (1) ) 每来一个时钟脉冲每来一个时钟脉冲，最低位触发器翻转一次最低位触发器翻转一次；( (2)

25、 )高位触发器在相邻的低位触发器从高位触发器在相邻的低位触发器从 1 1 变为变为 0 0 进位时翻转。进位时翻转。可用可用 4 个主从型个主从型 JK 触发器来组成异步触发器来组成异步 4 位二进制加法计数器位二进制加法计数器。由于计数脉冲不是同时加到各触发器，它由于计数脉冲不是同时加到各触发器，它们状态的变换有先有后，因而是异步计数器。们状态的变换有先有后，因而是异步计数器。Q3Q2Q0Q1QJKQFF3QJKQFF2CPCPQJKQFF1CPQJKQFF0DR清零清零CP计数脉冲计数脉冲第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路二进制加法计数器的工作波形图二进制加法计数器

26、的工作波形图( (以以 3 位为例位为例) )Q0Q1Q2CP1 2 3 4 5 6 7 8Q3Q2Q0Q1QJKQFF3QJKQFF2CPCPQJKQFF1CPQJKQFF0DR清零清零CP计数脉冲计数脉冲第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路2同步二进制加法计数器同步二进制加法计数器第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路2同步二进制加法计数器同步二进制加法计数器如果计数器仍由四个主从型如果计数器仍由四个主从型 JK 触发器组成，由二进制加触发器组成，由二进制加法计数器的状态表可得出各位触发器法计数器的状态表可得出各位触发器 J、K 端的逻辑关系式：端

27、的逻辑关系式：( (1) )第一位触发器第一位触发器 FF0 ，每来一个时钟脉冲就翻转一次，每来一个时钟脉冲就翻转一次，故故 J0 = K0 = 1 1 ；( (2) ) 第二位触发器第二位触发器 FF1 ，在，在 Q0 = 1 1 时再来一个时钟脉冲才时再来一个时钟脉冲才翻转，故翻转，故 J1 = K1 = Q0 ；( (3) )第三位触发器第三位触发器 FF2 ，在，在 Q1 = Q0 = 1 1 时再来一个时钟脉时再来一个时钟脉冲才冲才 翻转，故翻转，故 J2 = K2 = Q1 Q0 ；( (4) )第四位触发器第四位触发器 FF3 ，在，在 Q2 = Q1 = Q0 = 1 1 时再

28、来一个时时再来一个时钟脉冲才翻转，故钟脉冲才翻转，故 J3 = K3 = Q2 Q1 Q0 。由上述逻辑关系可得出同步二进制加法计数器的逻辑图。由上述逻辑关系可得出同步二进制加法计数器的逻辑图。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路由主从型由主从型 JK 触发器组成的同步触发器组成的同步 4 位二进制加法计数器位二进制加法计数器QQQQQQQQQ3Q2Q0Q1DRCP1J1K FF3 FF2 FF1 FF0C11J1KC11J1KC11J1KC1第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.3.2十进制计数器十进制计数器8421 码十进制加法计数器的状态表

29、码十进制加法计数器的状态表1同步十进制加法计数器同步十进制加法计数器与二进制加法计数器与二进制加法计数器比较，来第十个脉冲不是比较，来第十个脉冲不是由由 10011001 变为变为 10101010，而是恢而是恢复复 00000000。如果仍由四个主。如果仍由四个主从型从型 JK 触发器组成。触发器组成。J、K 端的逻辑关系式应作如下端的逻辑关系式应作如下修改：修改：( (1) )第一位触发器第一位触发器 FF0 ，每来一个时钟脉冲就翻转一每来一个时钟脉冲就翻转一次，故次，故 J0 = 1 1，K0 = 1 1 ；第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路( (2) )第二位触

30、发器第二位触发器 FF1 ，在，在Q0 = 1 1 时再来一个时钟脉冲才时再来一个时钟脉冲才翻转，但在翻转，但在 Q3 = 1 1 时不得翻转，时不得翻转，故，故，K1 = Q0 ；301QQJ ( (3) )第三位触发器第三位触发器 FF2 ，在，在Q1 = Q0 = 1 1 时再来一个时钟脉时再来一个时钟脉冲翻转，故冲翻转，故 J2 = Q1 Q0，K2 = Q1 Q0 ；( (4) )第四位触发器第四位触发器 FF3 ，在在 Q2 = Q1 = Q0 = 1 1 时再来一时再来一个时钟脉冲才翻转，当来第十个时钟脉冲才翻转，当来第十个脉冲时应由个脉冲时应由 1 1 翻转为翻转为 0 0，故

31、，故 J3 = Q2 Q1 Q0 ， K3 = Q0 。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路由上述逻辑关系可得出同步十进制加法计数器的逻辑图。由上述逻辑关系可得出同步十进制加法计数器的逻辑图。由主从型由主从型 JK 触发器组成的同步十进制加法计数器触发器组成的同步十进制加法计数器计数脉冲计数脉冲QQQQQQQQQ3Q2Q0Q1DRCP清零清零 FF3 FF2 FF1 FF01J1KC11J1KC11J1KC11J1KC1第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路十进制加法计数器的工作波形图十进制加法计数器的工作波形图CP1 2 3 4 5 6 7 8 9

32、10Q0Q1Q2Q3第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路2二二 五五 十进制计数器十进制计数器下面给出下面给出 CT74LS290 型二型二 五五 十进制计数器的逻辑图、十进制计数器的逻辑图、外引线排列图和功能表。外引线排列图和功能表。它有两个时钟脉冲输入端，输入计数脉冲它有两个时钟脉冲输入端，输入计数脉冲 CP0 和和 CP1 。 R0(1) 和和 R0(2) 是清零输入端；是清零输入端； S9(1) 和和 S9(2) 是置是置“9”输入端。输入端。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路CT74LS290 型计数器的逻辑图型计数器的逻辑图当当 R0(

33、1) 和和 R0(2) 端全为端全为 1 1时，将四个触发器清零；时，将四个触发器清零；当当 S9(1) 和和 S9(2) 端全为端全为 1 1 时，时，Q3 Q2 Q1 Q0 = 10011001，即表示十进，即表示十进制数制数 9。QQFF3QQFF2QQFF1QQFF0Q3Q2Q0Q1DRCP0JKJKJKJKCP1&DRDRDRDSDSR0(1) R0(2) S9(1) S9(2) 第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路CT74LS290型计数器的功能表型计数器的功能表第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路使用说明使用说明( (1) )

34、只输入计数脉冲只输入计数脉冲 CP0，由，由 Q0 输出，为二进制计数器。输出，为二进制计数器。( (2) )只输入计数脉冲只输入计数脉冲 CP1，由，由 Q3 、Q2 、Q1 输出，为五进输出，为五进制计数器。制计数器。( (3) )将将 Q0 端与端与 CP1 端连接端连接，即构成即构成 8421 码十进制计数器。码十进制计数器。利用其清零端进行利用其清零端进行反馈置反馈置 0 0，可得出小于原进制的多种可得出小于原进制的多种进制的计数器。进制的计数器。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路CT74LS290 型计数器外引线排列图型计数器外引线排列图1 2 3 4 5

35、6 714 13 12 11 10 9 8CT74LS290UCC R0(1) R0(2) CP1 CP0 Q0 Q3Q2 Q1S9(1)S9(2)GND第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路它从它从 00000000 开始计数，来五个计数脉冲后，变为开始计数，来五个计数脉冲后，变为 01010101，当，当第六个脉冲来得到后，出现第六个脉冲来得到后，出现 01100110，Q3 Q2 Q1 Q0S9(1) S9(2) R0(1) R0(2) C0 C1 CP0六进制计数器六进制计数器下图为六进制计数器的连接方法下图为六进制计数器的连接方法：由于由于 Q2 和和 Q1 端分

36、别接到端分别接到R0(2) 和和 R0(1) 清清零端，强迫清零端，强迫清零，零，01100110 这一这一状态转瞬即逝，状态转瞬即逝，显示不出，立显示不出，立即回到即回到 00000000。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路Q3 Q2 Q1 Q0S9(1) S9(2) R0(1) R0(2) C0 C1 CP0九进制计数器九进制计数器 例例 1 数字钟表中的分、秒计数器都是六十进制数字钟表中的分、秒计数器都是六十进制，试用试用两片两片 CT74LS290 型二型二 五五 十进制计数器连成六十进制电路。十进制计数器连成六十进制电路。下图为九进制的连接方法下图为九进制的连

37、接方法第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路 解解 六十进制计数器六十进制计数器由两位组成，个位由两位组成，个位( (1) )为十进制，为十进制，十位十位( (2) )为六进制。个位的最高位为六进制。个位的最高位 Q3 连到十位的连到十位的 CP0 ，个位十，个位十进制进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后计数器经过十个脉冲循环一次，每当第十个脉冲来到后 Q3 由由 1 1 变为变为 0 0，相当于一个下降沿，使，相当于一个下降沿，使 10 位六进制位六进制计数器计数。计数器计数。经过六十个脉冲，个位和经过六十个脉冲，个位和十位十位计数器都恢复为计数器都恢复为

38、 00000000。Q3 Q2 Q1 Q0S9(1) S9(2) R0(1) R0(2) C0 C1 Q3 Q2 Q1 Q0S9(1) S9(2) R0(1) R0(2) C0 C1 CP0个位个位( (1) )十位十位( (2) )第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.4由由 555 计时器组成的单稳态计时器组成的单稳态触发器和无稳态触发器触发器和无稳态触发器14.4.1555 定时器定时器14.4.1555 定时器定时器以以 CB555 为例进行分析为例进行分析，下面给出电路和外引线排列图。下面给出电路和外引线排列图。+_+_Q5 k 5 k 5 k 8 +UCC

39、452713C1C26DSDRQT+电路图电路图CB555 定时器含有定时器含有两个电压比较器两个电压比较器 C1 和和 C2、一个基本、一个基本 RS 触发触发器、一个放电晶体管器、一个放电晶体管 T 以及由三个以及由三个 5 k 的电的电阻组成的分压器。阻组成的分压器。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路1 2 3 48 7 6 5CB555外引线排列图外引线排列图各外引线的功能：各外引线的功能： 1 为接为接“地地”端。端。2 为低电平触发端。为低电平触发端。当当 2 端的输入电压高于时，端的输入电压高于时， C2 的输出为的输出为 1 1；当输入电压低于时，；当输

40、入电压低于时， C2 的输出为的输出为 0 0，使基本使基本 RS 触发器置触发器置 1 1。CC31UCC31U3 为输出端。为输出端。输出电流可达输出电流可达 200 mA，由此可直接驱动继电器、发光二极管、由此可直接驱动继电器、发光二极管、扬声器、指示灯等。输出高电压约低于扬声器、指示灯等。输出高电压约低于电源电压电源电压 UCC 1 3 V。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路4 为复位端为复位端，由此输入负脉冲，由此输入负脉冲( (或使其电位低于或使其电位低于 0.7 V) )可可使触发器直接复位使触发器直接复位( (置置 0 0) )。5 是电压控制端是电压控

41、制端，在此端可外加一电压以改变比较器的，在此端可外加一电压以改变比较器的参考电压。不用时，经参考电压。不用时，经 0.01 F 的电容接的电容接“地地”，以防止干以防止干扰的引入。扰的引入。6 为高电平触发端。为高电平触发端。当当 6 端的输入电压低于时，端的输入电压低于时， C1 的输出为的输出为 1 1；当输入电压高于时，；当输入电压高于时， C1 的输出为的输出为 0 0，使基本使基本 RS 触发器置触发器置 0 0。CC32UCC32U7 为放电端为放电端，当触发器的端为，当触发器的端为 1 1 时，放电晶体管时，放电晶体管 T 导通，外接电容元件通过导通，外接电容元件通过 T 放电。

42、放电。Q8 为电源端为电源端，外加电压范围为，外加电压范围为 5 18 V。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路14.4.2由由 555 定时器组成的单稳态触发器定时器组成的单稳态触发器触发脉冲由触发脉冲由 2 端端输入输入1单稳态触发器电路图单稳态触发器电路图0.01 F+UCCRCuC+_+_Q5K 5K 5K 8 +UCC45273C1C26DSDRQT+UCCuOuiRC 为外接元件为外接元件6 端端 7 端连在一端连在一起接起接 C5 端接一小电容端接一小电容防干扰防干扰第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路uORC+UCCuI1237658

43、4555 接线图接线图工作原理如下：工作原理如下： 1稳定状态稳定状态 ( (0 t1) )在在 t1 以前，触发脉冲尚未输入，以前，触发脉冲尚未输入， uI 为为 1 1，其值于，其值于，比较器，比较器 C2 的输出为的输出为 1 1。若触发器的原状态。若触发器的原状态，则晶体管，则晶体管 T 饱和导通，饱和导通，uC 0.3 V，故，故 C1 的输出也为的输出也为 1 1，触发器的状态保持不变。，触发器的状态保持不变。1 10 0 QQ，CC31U第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路uORC+UCCuI12376584555 接线图接线图 1稳定状态稳定状态 ( (0

44、 t1) )若，则若，则 T 截止，截止， +UCC 通过通过 R 对对 C 充电充电 ， 当当 uC 上升略高于时，比较器上升略高于时，比较器 C1 的输出为的输出为 0 0，使触发器，使触发器翻转为。翻转为。CC32U0 01 1 QQ，1 10 0 QQ，结论结论：在稳定状态在稳定状态时，时，Q = 0 0，即输出电压，即输出电压 uO 为为 0 0，见波形图。见波形图。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路tOt2t1tuCOCC32Ut1t3tuOOtp2暂稳态暂稳态( (t1 t2) )波形图波形图uI在在 t1 时刻，输入触发负脉冲，其时刻，输入触发负脉冲，其

45、幅度低于，故幅度低于，故 C2 的输出为的输出为 0 0，CC31U将触发器置将触发器置 1 1，uO 由由 0 0 变为变为 1 1，电路进入暂稳态。这时因，放电路进入暂稳态。这时因，放电管电管 T 截止，截止， 电源又对电源又对 C 充电，当充电，当 uC 上升略高于时上升略高于时( (在在 t3 时刻时刻) )， C1 的输出为的输出为 0 0，从而使触发器自动翻转到，从而使触发器自动翻转到 Q = 0 0 的稳定状态。此后电容的稳定状态。此后电容 C 迅速放迅速放电。电。 0 0 QCC32U第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路uItOt2t1tuCOCC32Ut

46、1t3tuOOtP输出输出 uO 为矩形脉冲，其宽度为矩形脉冲，其宽度为为( (暂稳态持续时间暂稳态持续时间 tp) ) tp = RCln3 = 1.1RC单稳态触发器常用于脉冲整形单稳态触发器常用于脉冲整形和定时控制等方面。和定时控制等方面。第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路多谐振荡多谐振荡器也称无稳态器也称无稳态触发器，它没触发器，它没有稳定状态，有稳定状态，同时毋须外加同时毋须外加触发脉冲，就触发脉冲，就能输出一定频能输出一定频率的矩形脉冲率的矩形脉冲( (自激振荡自激振荡) )。14.4.3由由555定时器组成的多谐振荡器定时器组成的多谐振荡器+_+_Q5 k

47、 5 k 5 k 8 +UCC452713C1C26DSDRQT+多谐振荡器电路图多谐振荡器电路图+UCCCuCR1R2+UCCuO第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路+_+_Q5 k 5 k 5 k 8 +UCC452713C1C26DSDRQT+多谐振荡器电路图多谐振荡器电路图+UCCCuCR1R2+UCCuO下图是由下图是由 CB555 定时器组成的多谐振荡器。定时器组成的多谐振荡器。R1、R2 和和 C 是外接元件。是外接元件。接通电源接通电源 UCC后，它经后，它经 R1 和和 R2对电容对电容 C 充电充电当当 uC 上升略高于上升略高于比较器比较器 C1 的

48、输出为的输出为 0 0，将，将触发器置触发器置 0 0，则则 uO 为为 0 0 CC32U第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路555 接线图接线图uCR1C+UCC12376584R2多谐振荡器接线图多谐振荡器接线图uO这时这时 ，放电管，放电管 T 导通，电容导通，电容 C 通过通过 R2 和和 T 放电，放电，uC 下降。下降。1 1 Q当当 uC下降下降，略低于略低于时，比较器时，比较器 C2 的输出为的输出为 0 0，将触发器置将触发器置 1 1，uO 又由又由 0 0 变变为为 1 1。CC31U由于，放电管由于，放电管 T 截止截止，UCC 又经又经 R1

49、和和 R2 对对电容电容 C 充电。如此重复上述充电。如此重复上述过程，过程，uO 为连续的矩形波。为连续的矩形波。0 0 Q第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路tuCOCC32Ut1t3tuOOtp1CC31Utp2多谐振荡器波形图多谐振荡器波形图第一个暂稳态的脉冲宽度第一个暂稳态的脉冲宽度 tp1 ，即电容，即电容 C 充电的时间：充电的时间：tp1 (R1 + R2)Cln2 = 0.7(R1 + R2)C第二个暂稳态的脉冲宽度第二个暂稳态的脉冲宽度 tp2 ，即电容，即电容 C 放电的时间：放电的时间：tp2 R2C ln2 = 0.7R2C振荡周期振荡周期T =

50、 tp1 + tp2 = 0.7(R1 + 2R2)C第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路*14.5举例应用举例应用14.5.1数字钟数字钟14.5.1数字钟数字钟原理电路由三部分组成。原理电路由三部分组成。1标准秒脉冲发生电路标准秒脉冲发生电路这部分电路由石英晶体这部分电路由石英晶体 振荡器和六级十分频器组成。振荡器和六级十分频器组成。2时、分、秒计数、译码、显示电路时、分、秒计数、译码、显示电路3时、分校准电路时、分校准电路第第1414章章 触发器和时序逻辑电路触发器和时序逻辑电路显示显示( (时时) )译码译码时计数器时计数器( (二十四二十四进制进制) )显示显示( (分分)