逻辑门电路和组合逻辑电路

1、逻辑门电路逻辑门电路和组合逻辑电路和组合逻辑电路电子电路电子电路模拟信号，其大小随时间连续变化。模拟信号，其大小随时间连续变化。数字信号是一系列脉冲信号，数字信号是一系列脉冲信号，数字信号只有高低电平之分。数字信号只有高低电平之分。一般高电平用一般高电平用1表示，低电平用表示，低电平用0表表示，称为正逻辑系统；否则称为负示，称为正逻辑系统；否则称为负逻辑系统。逻辑系统。模拟电路模拟电路数字电路数字电路tutu模拟信号模拟信号数字信号数字信号101 基本逻辑关系和逻辑门电路基本逻辑关系和逻辑门电路 门电路是一种开关电路。当输入信号满足一定条件时，才门电路是一种开关电路。当输入信号满足一定条件时，

2、才有输出信号，否则没有输出信号。门电路的输出信号和输入信有输出信号，否则没有输出信号。门电路的输出信号和输入信号之间存在着一定的逻辑关系，所以称为逻辑门电路。号之间存在着一定的逻辑关系，所以称为逻辑门电路。基本逻辑关系有三种基本逻辑关系有三种与逻辑与逻辑或逻辑或逻辑非逻辑非逻辑与门与门或门或门非门非门实现对应逻辑关系的电路实现对应逻辑关系的电路1. 与逻辑和与门电路与逻辑和与门电路UABF开关闭合开关闭合用用1 1表示表示开关断开开关断开用用0 0表示表示灯亮灯亮用用1 1表示表示灯灭灯灭用用0 0表示表示ABF000010100111F与与A、B之间之间是与逻辑关系是与逻辑关系逻辑状态表逻辑

3、状态表真值表真值表二极管与门电路二极管与门电路FDADBAB+5VABF000010100111VAVBVF0V0V0V0V3V0V3V0V0V3V3V3V符符合合与与逻逻辑辑关关系系ABF&与逻辑表达式：与逻辑表达式：F=AB与逻辑符号：与逻辑符号：ABF&CABCF例：已知三输入与门的输入例：已知三输入与门的输入波形，分析其输出波形。波形，分析其输出波形。2. 或逻辑和或门电路或逻辑和或门电路开关闭合开关闭合用用1 1表示表示开关断开开关断开用用0 0表示表示灯亮灯亮用用1 1表示表示灯灭灯灭用用0 0表示表示ABF000011101111F与与A、B之间之间是或逻辑关系是

4、或逻辑关系逻辑状态表逻辑状态表真值表真值表UABF二极管或门电路二极管或门电路ABF000011101111VAVBVF0V0V0V0V3V3V3V0V3V3V3V3V符符合合或或逻逻辑辑关关系系FDADBABABF 1或逻辑表达式：或逻辑表达式：F=A+B或逻辑符号：或逻辑符号：ABF 1C例：已知三输入或门的输入例：已知三输入或门的输入波形，分析其输出波形。波形，分析其输出波形。ABCF3. 非逻辑和非门电路非逻辑和非门电路开关闭合开关闭合用用1 1表示表示开关断开开关断开用用0 0表示表示灯亮灯亮用用1 1表示表示灯灭灯灭用用0 0表示表示AF0110F与与A之间之间是非逻辑关系是非逻辑

5、关系逻辑状态表逻辑状态表真值表真值表UAF嵌位嵌位二极管二极管DRBAF+UCC+3VRCT三极管非门电路三极管非门电路AF0110UAUF0V3V3V0V符符合合非非逻逻辑辑关关系系非逻辑表达式：非逻辑表达式：非逻辑符号：非逻辑符号：AF1AF 4. 复合门电路复合门电路由三种基本门电路可以组成多种复合门电路，由三种基本门电路可以组成多种复合门电路，比如与非门电路、或非门电路等。比如与非门电路、或非门电路等。ABF&ABF 1ABF001011101110ABF001010100110F=A+BF=AB TTL门电路门电路 由单个元件构成的门电路称为分立元件门电路。由单个元件构成的门

6、电路称为分立元件门电路。 利用半导体集成工艺制成的门电路称为集成门电路。利用半导体集成工艺制成的门电路称为集成门电路。集成集成门电路门电路双极性双极性单极性单极性（MOS）晶体管晶体管晶体管逻辑电路（晶体管逻辑电路（TTL）高阀值逻辑电路（高阀值逻辑电路（HTL）NMOS电路电路PMOS电路电路互补互补MOS电路（电路（CMOS）ABF&CR3+5VFT3T4T5T2T1ABCR4R2R1R51. TTL与非门电路与非门电路输入级输入级 中间级中间级 输出级输出级R1C1E1E2E3B1多发射极晶体管多发射极晶体管R3+5VFT3T4T5T2T1ABCR4R2R1R5不足以让不足以让T

7、2、T5导通导通1VVA=0.3V三个三个PNPN结结导通需导通需2.1V1.1 当任一输入为低电平时，当任一输入为低电平时，VF=?VF=?VA=0.3VVF=5-UR2-UBE3-UBE4 3.6VR3+5VFT3T4T5T2T1ABCR4R2R1R5当任一输入为低电平时，当任一输入为低电平时，VF为高电平为高电平R3+5VFT3T4T5T2T1ABCR4R2R1R53.6V全导通全导通电位被电位被嵌在嵌在2.1V全反偏全反偏截止截止1.2 当输入全为高电平时，当输入全为高电平时，VF=?1VVF=?R3+5VFT3T4T5T2T1ABCR4R2R1R5 VF=0.3V饱和饱和3.4V当输

8、入全为高电平时，当输入全为高电平时，VF为低电平为低电平当输入全为高电平时，当输入全为高电平时，输出为低电平。输出为低电平。当任一输入为低电平时，当任一输入为低电平时，输出为高电平。输出为高电平。ABCF00010011010101111001101111011110结论：结论：F=ABC三态三态（1）高电平）高电平（2）低电平）低电平（3）高阻状态）高阻状态2. 三态输出与非门电路三态输出与非门电路ABF&EENR3+5VFT3T4T5T2R4R2R1R5T1ABED控制端控制端R3+5VFT3T4T5T2R4R2R1R5T1ABED2.1 当控制端当控制端E E为低电平时，为低电平

9、时，VF=?输出处于输出处于高阻状态高阻状态VE=0.3V1V1VT3、T4截止截止T2、T5截止截止2.2 当控制端当控制端E E为高电平时，为高电平时，VF=?R3+5VFT3T4T5T2R4R2R1R5T1ABEDVE=5V与与TTL与非门电与非门电路一样，输出状路一样，输出状态决定于输入端态决定于输入端 A、B 的状态，的状态，实现与非逻辑关实现与非逻辑关系。系。反反向向截截止止2.3 三态输出与非门电路的逻辑状态表三态输出与非门电路的逻辑状态表EABF0 高阻高阻10011011110111102.4 三态输出与非门电路的应用三态输出与非门电路的应用A1B1F1&E1ENA3

10、B3F3&E3ENA2B2F2&E2EN100母母 线线总总 线线 三态输出与非门电路最重要的一个应用是三态输出与非门电路最重要的一个应用是可以实现用一根导线轮流传送几个不同的数据。可以实现用一根导线轮流传送几个不同的数据。高阻高阻高阻高阻2.4 三态输出与非门电路的应用三态输出与非门电路的应用A1B1F1&E1ENA3B3F3&E3ENA2B2F2&E2EN010母母 线线总总 线线 三态输出与非门电路最重要的一个应用是三态输出与非门电路最重要的一个应用是可以实现用一根导线轮流传送几个不同的数据。可以实现用一根导线轮流传送几个不同的数据。高阻高阻高阻高

11、阻2.4 三态输出与非门电路的应用三态输出与非门电路的应用A1B1F1&E1ENA3B3F3&E3ENA2B2F2&E2EN001母母 线线总总 线线 三态输出与非门电路最重要的一个应用是三态输出与非门电路最重要的一个应用是可以实现用一根导线轮流传送几个不同的数据。可以实现用一根导线轮流传送几个不同的数据。高阻高阻高阻高阻 逻辑代数逻辑代数 逻辑代数又称布尔代数，是分析逻辑电路的逻辑代数又称布尔代数，是分析逻辑电路的数学工具。数学工具。 逻辑代数和普通代数一样，也以字母逻辑代数和普通代数一样，也以字母A、B、C等表示变量，但变量的取值只有等表示变量，但变量的取值只有0和

12、和1，这，这里的里的0和和1不表示数量的大小，只表示两种相反的不表示数量的大小，只表示两种相反的逻辑状态。逻辑状态。1. 基本运算法则和定律基本运算法则和定律AA011A1 AAAAA00 AAA1AAA0AAAA 逻辑加逻辑加逻辑乘逻辑乘逻辑非逻辑非交换律交换律ABBABAAB 结合律结合律CBACBACBA)()()()(BCACABABC分配律分配律ACABCBA)()(CABABCABCABCCBABCCBAABCBAACAACABA)(1 )()(ABAA )(ABBAA )(AABABABAAABAABABABA)(吸收律吸收律ABAABAABAA1 )(证明证明BABAAABAA

13、)(证明证明反演律反演律（摩根定律）（摩根定律）BAABBABA00010111011100011100101001010011BAABBA BAABAB2. 逻辑函数的表示逻辑函数的表示 逻辑函数用来描述逻辑电路输出与输入之逻辑函数用来描述逻辑电路输出与输入之间的逻辑关系，可用四种方法表示。间的逻辑关系，可用四种方法表示。逻辑状态表（真值表）逻辑状态表（真值表）逻辑表达式逻辑表达式卡诺图卡诺图逻辑电路图逻辑电路图逻辑函数的描述逻辑函数的描述2.1 逻辑状态表（真值表）逻辑状态表（真值表） 将输入、输出的所有状将输入、输出的所有状态一一对应地列出。态一一对应地列出。n个输入变量个输入变量2n个

14、状态组合个状态组合ABCF00000010010001111000101111011111例如：例如：设计一个三人表决电路，当多数设计一个三人表决电路，当多数人赞同，表决结果有效。人赞同，表决结果有效。2.2 逻辑表达式逻辑表达式ABCF00000010010001111000101111011111例如：例如：由三人表决电路的逻辑状态表，由三人表决电路的逻辑状态表，可列出对应的逻辑表达式可列出对应的逻辑表达式ABCCABCBABCAF若取若取F=1列列若取若取F=0列列CBACBACBACBAF反之反之由逻辑表达式由逻辑表达式也可列出对应也可列出对应的逻辑状态表的逻辑状态表逻辑最小项和逻辑相

15、邻的定义逻辑最小项和逻辑相邻的定义ABCCABCBABCAF这里的各项都是逻辑最小项，因为包含了这里的各项都是逻辑最小项，因为包含了所有输入变量的原变量或反变量。所有输入变量的原变量或反变量。这两项是逻辑相邻，这两项是逻辑相邻，因为二者只有一个变量因为二者只有一个变量A以原、反变量相区别。以原、反变量相区别。BCABCBCA逻辑相邻的项可以逻辑相邻的项可以合并，消去一个因子。合并，消去一个因子。不是不是逻辑最小项逻辑最小项2.3 卡诺图卡诺图AB0101BABABAAB将将n n个输入变量的全部最小项用小方块阵列图表示。个输入变量的全部最小项用小方块阵列图表示。两变量卡诺图两变量卡诺图0110

16、AB0101BABAF例：01A00011011BCCBACBABCACBACBACBAABCCAB01A00011110BC相邻最小项相邻最小项非相邻最小项非相邻最小项 三变量三变量卡诺图卡诺图 CBACBACBABCACBACBACABABCCBACBABCACBACBACBAABCCAB01A00011110BC三变量三变量卡诺图卡诺图ABCF0000001001000111100010111101111101A00011110BC11100100四变量四变量卡诺图卡诺图1011981415131267542310CD000111100001AB1110有一项不同，有一项不同，两行的对应

17、项两行的对应项属相邻项。属相邻项。卡诺图中相邻的概念：卡诺图中相邻的概念：(1)不仅任意上下两行是相邻的，且最上行和最下行也是相邻的。不仅任意上下两行是相邻的，且最上行和最下行也是相邻的。(2)不仅任意左右两列是相邻的，且最左列和最右列也是相邻的。不仅任意左右两列是相邻的，且最左列和最右列也是相邻的。(3)四个角的单元也是相邻的。四个角的单元也是相邻的。有一项不同，有一项不同，两列的对应项属相邻项。两列的对应项属相邻项。CD1011981415131267542310000111100001AB1110四变量四变量卡诺图卡诺图DCBACDBADCBADCBACDBADCBAF111110000

18、00000012.4 逻辑电路图逻辑电路图ABCCABCBABCAF按逻辑表按逻辑表达式用对达式用对应的逻辑应的逻辑门符号连门符号连接起来的接起来的电路图。电路图。由于逻辑式不是唯一的，所以逻辑图也不是唯一的。由于逻辑式不是唯一的，所以逻辑图也不是唯一的。111& 1FAABBCCABC3. 逻辑函数的化简逻辑函数的化简 逻辑函数的逻辑表达式可以有多种形式，只有逻辑函数的逻辑表达式可以有多种形式，只有化简为最简形式，才能得到最简单的逻辑电路。化简为最简形式，才能得到最简单的逻辑电路。3.1 公式化简法公式化简法BCDABAACF)1 (CDBAACBAACEDCCDEAAF)(ECDC

19、DEAECDCDA)(EABABAA还原律还原律反演律反演律CBBCBAABCBBCBAABCBAABCCCBAAB)()(CBBCAABCCBACBAABBCACBCBAABCBCAAB)(CBBCBAABF配项配项合并合并吸收律吸收律CBBBCAAB)(并项并项难！3.2 卡诺图化简法卡诺图化简法01A00011110BC11100100BCBCAABC01A00011110BC11100100BCACABBCAABCBCACABF卡诺图化简法的化简原则卡诺图化简法的化简原则（1）将卡诺图中）将卡诺图中2n（n=1，2，3）个相邻为）个相邻为1的单元圈起来，形成矩形集合（边缘相邻、四角相的

20、单元圈起来，形成矩形集合（边缘相邻、四角相邻不要遗漏）。邻不要遗漏）。（2）集合的单元数应尽可能多，即集合要尽量大，）集合的单元数应尽可能多，即集合要尽量大，越大可以消去的变量数越多。越大可以消去的变量数越多。（3）集合的数目应尽量少，必要时可以重复使用某）集合的数目应尽量少，必要时可以重复使用某些单元，集合的数目越少化简后的函数项就越少。些单元，集合的数目越少化简后的函数项就越少。（4）当所有为）当所有为1的单元都被圈过后，化简过程完成。的单元都被圈过后，化简过程完成。化简结果为各个集合项的逻辑和。化简结果为各个集合项的逻辑和。CD1101110111101101000111100001AB

21、1110BDACDBDABDADBDACF例例例：用卡诺图将下式化为最简与或式。例：用卡诺图将下式化为最简与或式。CABDDCADCBAF1111111111110000DCBA001DCA111 ABD1CCDBCD000111100001AB1110ABABDBCF例例01A00011110BC0 10011无所谓状态无所谓状态01A00011110BC00110011BBF 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 把门电路按一定规律加以组合，可以组成具有把门电路按一定规律加以组合，可以组成具有各种逻辑功能的逻辑电路。各种逻辑功能的逻辑电路。逻辑电路逻辑电路组合逻辑电路组合逻辑电

22、路时序逻辑电路时序逻辑电路任何时刻，输出状态仅决定于同任何时刻，输出状态仅决定于同一时刻各输入状态的组合，而与一时刻各输入状态的组合，而与先前的状态无关。先前的状态无关。任何时刻，输出状态不仅决定于任何时刻，输出状态不仅决定于同一时刻各输入状态的组合，还同一时刻各输入状态的组合，还与先前的状态有关。与先前的状态有关。分析设计工具分析设计工具逻辑代数逻辑代数1 组合逻辑电路的分析组合逻辑电路的分析 组合逻辑电路的分析是已知组合逻辑电路，分组合逻辑电路的分析是已知组合逻辑电路，分析其逻辑功能。析其逻辑功能。（1）根据逻辑电路图，写逻辑表达式；）根据逻辑电路图，写逻辑表达式；（2）将逻辑表达式化简；

23、）将逻辑表达式化简；（3）根据逻辑表达式，列逻辑状态表；）根据逻辑表达式，列逻辑状态表；（4）根据逻辑状态表，分析逻辑功能。）根据逻辑状态表，分析逻辑功能。分析步骤：分析步骤：例：分析已知逻辑例：分析已知逻辑电路的逻辑功能。电路的逻辑功能。（1）根据逻辑电路图，写逻辑表达式并化简根据逻辑电路图，写逻辑表达式并化简&AB&F&XYZYZF ABBABA)()(BABBAABBABBAAAABBA ABBABAABBABABXAX&AB&F&XYZ（2）根据逻辑表达式，根据逻辑表达式， 列逻辑状态表列逻辑状态表ABBAF011000100100F10

24、101100BABAABAF=1BF=A B 异或门异或门例：分析已知逻辑电路例：分析已知逻辑电路 的逻辑功能。的逻辑功能。（1）写逻辑表达式并化简写逻辑表达式并化简&Y1X1F&ABBAABBAABXYF BAAB（2）列逻辑状态表列逻辑状态表100100011000F10101100BAABBAAF=1BBAF同或门同或门2 组合逻辑电路的设计组合逻辑电路的设计 组合逻辑电路的设计是已知逻辑要求，确定逻组合逻辑电路的设计是已知逻辑要求，确定逻辑电路。辑电路。（1）根据逻辑要求，列逻辑状态表；）根据逻辑要求，列逻辑状态表；（2）由逻辑状态表写逻辑表达式或画卡诺图并化简；）由逻

25、辑状态表写逻辑表达式或画卡诺图并化简；（3）由化简后的逻辑表达式，画逻辑电路图。）由化简后的逻辑表达式，画逻辑电路图。设计步骤：设计步骤： 例：设计一个优先权控制器。设对三个部门进行服务的优先权例：设计一个优先权控制器。设对三个部门进行服务的优先权由高到低按由高到低按A、B、C排列，部门提出服务请求用高电平排列，部门提出服务请求用高电平1表示。能表示。能否服务控制器分别用否服务控制器分别用FA、 FB、 FC出现高电平出现高电平1和低电平和低电平0表示。表示。（1）根据逻辑要求，）根据逻辑要求， 列逻辑状态表列逻辑状态表AB CFAFBFC000000001001010010011010100

26、100101100110100111100（2）由逻辑状态表）由逻辑状态表 写逻辑表达式并化简写逻辑表达式并化简AFABABCACBAFBCBAFC&ABFA&CFCFB（3）由逻辑表达式）由逻辑表达式, 画逻辑电路图画逻辑电路图 组合逻辑部件组合逻辑部件1. 加法器加法器1 0 1 1+ 0 1 1 11 0 0 1 0两个二进制数相加的特点：两个二进制数相加的特点：（1）最低位是两个数相加，不）最低位是两个数相加，不需考虑进位，称为半加。需考虑进位，称为半加。（2）其余各位都是三个数相加，）其余各位都是三个数相加，包括被加数、加数、低位向本位包括被加数、加数、低位向本位的进

27、位数，称为全加。的进位数，称为全加。（3）任何位相加的结果都产生）任何位相加的结果都产生两个输出，一个是本位和，另一两个输出，一个是本位和，另一个是向高位的进位。个是向高位的进位。1.1 半加器半加器（1）逻辑状态表）逻辑状态表A被加数被加数B加数加数C进位数进位数S本位和本位和0000010110011110（2）逻辑表达式）逻辑表达式BABABASABC（3）逻辑电路图）逻辑电路图=1 ABSCCOABSC1.2 全加器全加器（1）逻辑状态表）逻辑状态表An被加数被加数Bn加数加数C n-1低位进位数低位进位数Cn本位进位数本位进位数Sn本位和本位和00000001010100101110

28、10001101101101011111（2）逻辑表达式）逻辑表达式1111nnnnnnnnnnnnnCBACBACBACBAS11)()(nnnnnnnnnnCBABACBABA11)()(nnnnnnCBACBAnnnnnnBABABASnnnnnnBABABAS11nnnCSCSS半加器半加器1111nnnnnnnnnnnnnCBACBACBACBAC111)()(nnnnnnnnnCBABACCBA1)(nnnnnCBABA1nnnSCBA11nnnCSCSS1nnnnSCBACCOCOAnBnSCn-1 1AnBnSCn-1SnCn（3）逻辑电路图）逻辑电路图COCIAnBnCn-1

29、SnCn2. 编码器编码器将一组信号用二进制数表示，即编码。将一组信号用二进制数表示，即编码。实现编码的电路称编码器。实现编码的电路称编码器。若一组信号有八个若一组信号有八个000001010011100101110111若一组信号有两个若一组信号有两个01若一组信号有四个若一组信号有四个00011011三位二进制数三位二进制数有有23=8个个四位二进制数四位二进制数有有24=16个个输入信号有十个输入信号有十个任选十个四位二进任选十个四位二进制数即可。制数即可。若选取前十个，若选取前十个，称称8421编码。编码。（1）确定二进制代码的位数）确定二进制代码的位数例：将十进制的十个数码用二进制数

30、表示例：将十进制的十个数码用二进制数表示 （称二（称二十进制编码器）十进制编码器）Y90000000001Y80000000010Y70000000100Y60000001000Y50000010000Y40000100000Y30001000000Y20010000000Y10100000000Y01000000000D0000000011C0000111100B0011001100A01010101010123456789输入输入输出输出十进制十进制数按键数按键（2）列逻辑状态表）列逻辑状态表9898YYYYD76547654YYYYYYYYC76327632YYYYYYYYB975319

31、7531YYYYYYYYYYA（3）写逻辑表达式）写逻辑表达式&1111111111Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9+5VR 10DCBA（4）画逻辑电路图）画逻辑电路图 该电路的缺点：当两个或多个键同时按下时，输出将出现混乱。为解决这一问题，可采用优先权编码器，这种该电路的缺点：当两个或多个键同时按下时，输出将出现混乱。为解决这一问题，可采用优先权编码器，这种编码器允许几个信号同时输入，但电路只对其中优先级别最高的输入信号进行编码输出。编码器允许几个信号同时输入，但电路只对其中优先级别最高的输入信号进行编码输出。3. 译码器译码器 译码是编码的逆过程。如将十进制的十个数码用二

32、进译码是编码的逆过程。如将十进制的十个数码用二进制数表示为编码，反之则为译码。制数表示为编码，反之则为译码。 实现译码的电路称译码器。实现译码的电路称译码器。译码器译码器线译码器线译码器显示译码器显示译码器3.1 线译码器线译码器例：设计一个例：设计一个2/4线译码器（线译码器（ 2/4线译码器即输入为线译码器即输入为2位二进制代码，位二进制代码，输出为输出为4个信号。对输出要求：对应于输入的每组代码，四个输出信号只有一个个信号。对输出要求：对应于输入的每组代码，四个输出信号只有一个为高电平为高电平1，其余都为低电平，其余都为低电平0）（1）列逻辑状态表）列逻辑状态表00001S0011 B0

33、101 A00010Y300100Y201000Y110000Y0输入输入输出输出（2）写逻辑表达式）写逻辑表达式BAY 0BAY 1BAY 2ABY 3（3）画逻辑电路图）画逻辑电路图111SAB&Y3Y2Y1Y0BAY 0BAY 1BAY 2ABY 3为控制端为控制端S时1S四个与门均被封锁四个与门均被封锁时0S译码器正常工作译码器正常工作 在计算机、数字仪器仪表、数字钟等数字系统中，常在计算机、数字仪器仪表、数字钟等数字系统中，常常需要将数据以十进制形式显示出来，这时就需要显示译常需要将数据以十进制形式显示出来，这时就需要显示译码器。码器。显示器件显示器件半导体数码管半导体数码管

34、液晶数码管液晶数码管荧光数码管荧光数码管共阴极共阴极共阳极共阳极3.2 显示译码器显示译码器agbcdfe半导体数码管半导体数码管用用7个发光二极管组成个发光二极管组成所以又称所以又称7段数码管段数码管abcdefgabcdefg+5V共阴极接法共阴极接法（当某段为高电平时该段亮）（当某段为高电平时该段亮）共阳极接法共阳极接法（当某段为低电平时该段亮）（当某段为低电平时该段亮）7段显示译码器段显示译码器7段显示段显示译码器译码器半导体半导体数码管数码管二二十十进制代码进制代码 7段显示译码器可以将段显示译码器可以将8421编码方式所编制的二编码方式所编制的二十进制代码十进制代码译成对应的信号，

35、驱动数码管，显示对应的十进制数码。译成对应的信号，驱动数码管，显示对应的十进制数码。000000011001019半导体数码管采用共阴极接法时，半导体数码管采用共阴极接法时，7段显示译码器的逻辑状态表。段显示译码器的逻辑状态表。0 0 0 00 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0123456789D C B A a b c d e f g输输 入入输输 出出