脉冲和数字电路ppt课件

1、绪绪 论论一、数字电路与数字信号数字信号：在时间和幅度上都是离散的信号数字电路：传输、处理数字信号的电路二、数字电路的特点信号：只有高电平和低电平两种取值只有1和0）研究对象：输入信号与输出信号的逻辑关系，而不是数值关系研究工具：逻辑代数主要优点：抗干扰能力强，工作可靠性高，便于高度集成化二、数制在数字电路里，常用到二进制，十进制和十六进制。1.十进制 数码：数码：0、1、2、3、4、5、6、7、8、91101 1100 510-1 110-2权权 权权 权权 权权 数码所处位置不同时，所代表的数值不同数码所处位置不同时，所代表的数值不同 (11.51)10 (11.51)10 进位规律：逢十

2、进一，借一当十进位规律：逢十进一，借一当十10i 称十进制的权称十进制的权 10 称为基数称为基数 0 9 十个数码称系数十个数码称系数数码与权的乘积，称为加权系数数码与权的乘积，称为加权系数十进制数可表示为各位加权系数之和，称为按权展开式十进制数可表示为各位加权系数之和，称为按权展开式 (3176.54)10 = 3103 + 1102 + 7101 + 6100 + 510-1 + 410-22.二进制表示为： (xxx)2 或 (xxx)B，如 (1011.11)2 或 (1011.11)B 数码：数码：0 0、1 1 进位规律：逢二进一，借一当二进位规律：逢二进一，借一当二 基数：基数

3、：2权：权：2i 系数：系数：0、1 将按权展开式按照十进制规律相加，即得对应十进制数。将按权展开式按照十进制规律相加，即得对应十进制数。= 8 + 0 + 2 + 1 + 0.5 + 0.25 (1011.11)2 = (11.75)10 = 11.75 (1011.11)2 = 123 + 022 + 121 + 120 + 12-1 + 12-23.十六进制 表示为：表示为： (xxx)16 (xxx)16 或或(xxx)H (xxx)H 进位规律：逢十六进一，借一当十六进位规律：逢十六进一，借一当十六 数码：数码：0 9、A、B、C、D、E、F 基数：基数：16权：权：16i 系数：系

4、数：09，AF 将按权展开式按照十进制规律相加，即得对应十进制数。将按权展开式按照十进制规律相加，即得对应十进制数。= 768 + 176 + 10 + 1 + 0.0625(3BA.1)H= (957.0625 )10 = 957.0625 (3BA.1)H = 3162 +11161 + 10160 + 116-1三、各进制间的相互转换1.各进制转换成十进制按权展开求和2.十进制转换成二进制整数和小数分别转换整数和小数分别转换 整数部分：除整数部分：除 2 取余法取余法 小数部分：乘小数部分：乘 2 取整法取整法1.500 1 整数整数0.750 0例例 将十进制数将十进制数 (26.37

5、5)10 (26.375)10 转换成二进制数转换成二进制数 26 6 1 3 01 10 12(26 )10 = (11010 ) 2 2 21.000 1.37522220.375 2一直除到商为一直除到商为 0 0 为止为止 余数余数 13 0读读数数顺顺序序读读数数顺顺序序 .011 一位十六进制数对应一位十六进制数对应四位二进制数，因此二进四位二进制数，因此二进制数四位为一组。制数四位为一组。3. 二进制和十六进制间的相互转换二进制和十六进制间的相互转换 (10011111011.111011)2= (4FB.EC)16 (3BE5.97D)16 = (11101111100101.

6、100101111101)2 补补 0(10011111011.111011)2 = ( ? )16 10011111011.11101100 4FBEC0 十六进制十六进制二进制二进制 :每位十六进制数用四位二进每位十六进制数用四位二进制数代替，再按原顺序排列。制数代替，再按原顺序排列。二进制二进制十六进制十六进制 : 从小数点开始，整数部分向从小数点开始，整数部分向左左(小数部分向右小数部分向右) 四位一组，最四位一组，最后不足四位的加后不足四位的加 0 补足四位，再补足四位，再按顺序写出各组对应的十六进制按顺序写出各组对应的十六进制数数 。补补 010011111011 1110111-

7、2 逻辑代数基础普通代数与逻辑代数的区别：常量：090 1变量：A、B、C A、B、 、 （原变量） （反变量）运算：加、减、乘与、或、非AB本节主要内容n逻辑代数中与、或、非三种基本运算及由此组成的其它复合运算n逻辑代数的运算公式及运算规则一、逻辑代数的基本运算1、与逻辑乘）当决定某一事件的所有条件都满足时，这事件才会发生。表示为： Y=AB用“1表示条件或结果成立，用“0表示不成立时，有如真值表所示逻辑关系。ABY000010100111一、逻辑代数的基本运算2、或逻辑加）在决定事件发生的诸多条件中，只要有一个或一个以上的条件成立，这事件就会发生。表示为： Y=A+B用“1表示条件或结果成

8、立，用“0表示不成立时，有如真值表所示逻辑关系。ABY000011101111一、逻辑代数的基本运算3、非逻辑反）在决定事件发生的条件成立时，事件不会发生，而当条件不成立时，事件反而发生。表示为： Y=用“1表示条件或结果成立，用“0表示不成立时，有如真值表所示逻辑关系。AY0110A一、逻辑代数的基本运算4、复合运算（1与非运算（2或非运算 Y=Y=真值表：真值表：ABBA ABY001011101110ABY001010100110一、逻辑代数的基本运算4、复合运算（3与或非运算Y=（4异或（5同或Y=A BY=A BCDABABY000011101110ABY001010100111二、

9、逻辑代数的公式和运算规则1、基本公式A1=AA+0=A A0=0A+1=1AB=BAA+B=B+A A（BC）=（AB）C A+（B+C）=（A+B）+CA（B+C）=AB+A CA+（BC）=（A+B）（A+C）AAA =0A+ =1 AA=AA+A=A2、常用公式AB+A =AA+AB=AA+ B=A+B AB+ C+BC= AB+ CBABABABAAA AAABABABABAB3、关于逻辑代数的三个规则（1代入规则在任何逻辑等式中，如果等式两边所有出现某一变量的地方，都用另一变量或函数代替，则等式仍然成立。例：在等式 中，令A=（A+ C），B=A ，则等式变为 。BABADACADA

10、CA )(D（2反演规则对于任意一个函数表达式，若将其中的所有的“”换成“+”，“+”换成“”，“1换“0”，“0换“1”，原变量换成反变量，反变量换成原变量，所得表达式就是原函数的反函数。例：求函数Y= +0的反函数。 解： =A+ 1。ACDABY)()(DCBA（3对偶规则将任一函数表达式F中所有的“”换成“+”，“+”换成“”，“1换“0”，“0换“1”，得到的表达式就是原函数的对偶式F。*若两个逻辑表达式相等，则它们的对偶式也必然相等。例：AB+AC=AB+C），那么（A+B）（A+C）=A+BC1-4逻辑函数的表示方法一、逻辑函数二、逻辑函数的表示方法 1逻辑函数式 2真值表 将逻

11、辑函数所有输入变量的取值组合和对应函数值的关系表示为表格的形式。（n个输入变量的取值组合就有2n种）例：某逻辑函数的表达式Y=ABC+ABC+ABC +ABC，其真值表应为：练习：写出逻辑函数Y=ABC+ABC+ABC+ABC的真值表。ABCY00000011010101101001101011001111 3逻辑电路图 用相应的逻辑电路符号将逻辑表达式的运算关系表示出来，就形成逻辑电路图。&1CABY例：Y=AB+BC的逻辑电路图如右图所示。练习：画出函数Y=AB+AB的逻辑图。 4卡诺图 5波形图 三、表示方法间的转换 各种表示方法都能用来表示某一逻辑问题，它们之间是可相互转换的。

12、 1已知表达式写真值表、画逻辑电路图 将表达式中所有输入变量的取值组合列入表的左列，然后根据表达式计算各种组合所对应的函数值，并列入右列。将表达式中的各种逻辑运算用相应的符号表示即可画出逻辑电路图。 2由真值表写表达式 例：有红、黄、绿三只指示灯，用来指示三台设备的工作情况，当三台设备都正常工作时，绿灯亮，当有一台设备有故障时，黄灯亮；当有两台设备同时发生故障时，红灯亮；当三台设备同时故障时，红灯和黄灯都亮。写出该逻辑问题的函数表达式。 解：三台设备A、B、C的工作正常与否是电路的输入变量，正常为0，故障为1，红Y1）、黄Y2）、绿Y3灯是否点亮是电路的输出，点亮为1。可列出电路的真值表。AB

13、CY1Y2Y3000001001010010010011100100010101100110100111110 将使函数值为1的每个变量取值组合写成乘积项的形式，然后将所有这些乘积项相加，即可得函数的表达式。 如Y3=ABC， Y2= ABC+ABC+ABC+ABC， Y1=？ 1-5 逻辑函数的化简方法逻辑函数的化简方法有：1、公式法化简2、卡诺图法化简*化简的目的比较函数BAYBABBAY21实现两个函数的逻辑电路图显然繁简不一，但所实现的逻辑关系是相同的。*函数表达式的形式与或表达式或与表达式与非-与非式或非-或非式与或非表达式CABAYBACAYCAABYBACAYCAABY)(*最简

14、与或表达式逻辑表达式中包含的乘积项最少，且每个乘积项的因子也最少的与或表达式称为最简与或表达式。一、公式法化简（1在与或表达式中，若干乘积项有公因子的，先提取公因子，观察函数式能否化简。（2能否利用公式进行化简。（3可利用公式 进行化简。（4利用公式进行配项，以达到提取公因子的目的。BABAACAABBCCAAB1AAAAA例1：练习：CDBACDBAY1)(CDBCDBACDABAACDBAY2A)()(AACDAABCDBCBCACBAZ1C例2：练习：ADABDCBAY)(3)(1 CBABADADBCDCBABCAAY)(4BCDCBABCAA)()()(DCBABCABCABCA )

15、(2GFADEACABZ见教材P21 例1-15例3：练习：ABCBY5ACBCBCAABY6)(BACABABCAB CABCBADCBAZ3DCBA例4：练习：DCADEACBAY7DCACBAEDCBEEADCBAY8EDCBAEDCBA)(EDCEBADCBA)(EBADCBADEFHEFAADBCZ4见教材P21 例1-16例5：练习：ABCBCACBAY9ABCBCABCACBABCBACBCBBABAY10CBAACBCCBABA)()(CBACBACBCBABCABACACBBADEFGEFBACEFBDCAABDAADZ5EFBBDCA作业：P27 1-9单号二、卡诺图化简1

16、、卡诺图卡诺图是将n变量的全部最小项各用一个小方块表示，并有规律的排列成矩形的一种逻辑函数的表示方法。（1最小项及标准与或式在n变量的逻辑函数中，p为包含n个因子的乘积项，若n个变量在p中均以原变量或反变量的形式出现一次且仅出现一次，则p为n变量的一个乘积项。*n个变量共有2n个最小项。如：三变量A、B、C共有8个最小项。ABCCABCBACBABCACBACBACBA最小项ABC序号最小项编号CBA0000m0CBA0011m1CBA0102m2BCA0113m3CBA1004m4CBA1015m5CAB1106m6ABC1117m712最小项性质（1输入变量的任何取值下必有一个且仅有一个最

17、小项的值为1。（2任意两个最小项的乘积为0。（3全体最小项的和为1。（4具有逻辑相邻性的两个最小项之和可以合并成一项并消去一个因子。逻辑相邻性：两个最小项仅有一个因子出现的形式以原变量或反变量不同，则它们具有逻辑相邻性。如：是否具有逻辑相邻性？BCABCBCACBACAB任何逻辑函数表达式都可以表示为最小项之和的形式-标准与或式例：写出的标准与或式。解：ACBCABYCBBABCAACCABY)()()(CBAABCBCAABCCABABCCABCBABCAABC6537mmmm)7 , 6 , 5 , 3(m练习：写出的标准与或式。ACCDADCBAZ)15,14,11,10, 9 , 7

18、, 3(Z（2用卡诺图表示逻辑函数a 对一个n变量逻辑函数的卡诺图，首先画一个正方形或矩形，将其内部分为2n个小方块。b 将n个变量划分为两组，分别写在矩形的左上角，每组变量的取值组合按循环码的顺序排列在矩形的上方和左方。这样，每个小方块就表示n变量的一个最小项。c 在使逻辑函数的值为1的最小项方块内填1，其余各方块内填0。例1：画出函数Y的卡诺图。其真值表如表1所示。ABCY00010011010001101001101011001111表1 BCA00 01 11 100110011010 BCA00 01 11 100m0m1m3m21m4m5m7m6例2：画出函数 的卡诺图。解：BAA

19、CDDBADCBAYCDBBADCCBADCBAY)()()(DDCCBA)15,11,10, 9 , 8 , 6 , 4 , 1 (m CD AB00 01 11 1000m01320145761112 13 15 14108911 10 CD AB00 01 11 100010111111101111练习：画出函数的卡诺图。)(DCBAZDCCDBAABZ CD AB00 01 11 10001111011111111110112、卡诺图化简逻辑函数（1最小项合并原则1若两个最小项几何相邻，可以合并成一项，并消去一个因子，剩公因子。2若四个最小项几何相邻，并排列成一个矩形组，可以合并成一项

20、，并消去两个因子，剩公因子。3若八个最小项几何相邻，并排列成一个矩形组，可以合并成一项，并消去两个因子，剩公因子。结论：若2n个最小项相邻并排列成一个矩形组，它们可以合并成一项，并消去n个因子，剩公因子。例3：在右边卡诺图中， CD AB00 01 11 1000m01320145761112 13 15 14108911 10CBADCBADCBAmm10DCBADCBAmm108DBACDBADCBADCBADCBADCBAmmmm3210BADBmmmm141264BDmmmm15975DBmmmm10820Cmmmmmmmm9813125410Dmmmmmmm

21、CD AB00 01 11 1000m01320145761112 13 15 14108911 10（2卡诺图化简1将逻辑函数用卡诺图表示出来；2针对填1的最小项，找出可以合并的最小项矩形组，用圈圈起来；没有相邻乘积项的最小项单独画圈；3将各个圈合并的结果相加，写出函数的最简与或式。本卷须知：1所有填1的最小项都必须入圈；2圈子越大越好；3圈子的个数越少越好；4任何填1的最小项都可重复入圈，但若圈中所有最小项都被重复入圈，则该圈为多余圈，写结果时不对其合并结果相加。例4：化简函数解：画出函数的卡诺图为：)15,13,12, 8 , 6 , 5 , 4 , 1 (Y CD AB00 01 11

22、 100010111111111101 CD AB00 01 11 100010111111111101ABDDCADCADBAY例5：化简函数解：)()(DCADCABCAY)(DCADCABCAYDCBADCBACAAC CD AB00 01 11 10001110111111110111DBCAACY练习：化简函数化简：化简：)15,13,12, 8 , 6 , 5 , 1 (ZABDDCADCADBCAZ)(BABALBL )10, 8 , 7 , 5 , 2 , 1 , 0(FDCABDADBF三、具有无关项的逻辑函数的化简1、无关项无关项：函数只和一部分最小项有对应关系，和余下的最

23、小项无关，余下的最小项无论是写入函数式还是不写入函数式，都无关紧要，不会影响电路的逻辑功能，这些最小项就是无关项。无关项有约束项和任意项。约束项：由于逻辑变量之间与有一定的约束关系，使某些变量取值不会出现，这些不会出现的变量取值对应的最小项就是约束项。例：A、B、C分别表示一台电机的正、反转和停止命令，A=1表示正转，B=1表示反转，C=1表示停止。A、B、C的变量取值就只有001、010、100。对该逻辑问题出现的约束项有？ABCCBACABBCACBA任意项：某些变量的取值无论是1还是0，都不影响电路的逻辑功能，所对应的乘积项为任意项。2、无关项的表示在真值表中，在无关项对应的函数值处用“

24、 ”表示；在表达式中，用等于0的条件等式表示。如在卡诺图中，在无关项处填“ ”0ABCCBACABBCACBA2、具有无关项的逻辑函数的化简（1在利用公式法对函数表达式进行化简时，既可把无关项写入表达式，又可从中删掉，不影响函数。例6：某单位包电影，票只发给本单位的女士。以A、B、C分别表示单位、性别和是否有票。用Y表示是否能进场。写出函数的真值表为：ABCY00000010100011100010111001111函数表达式为：化简：0CBABCACBAABCYCBABCACBAABCY)(BABABAABC)(BBCC例7：化简解：0DCBADABCABCDDCBADCABDCBACDBA

25、DCBABCDADCBAYDCBADABCDCBADCBADCBABCDACDBADCBAY)()()(DACDCABDADBADADAABCY0000001101010111001101110111练习：对右表所示函数Y进行化简。0ABCCABCBACABCBACBACBAYCBAY（2在利用卡诺图法对函数化简时，无关项可被圈入，也可不入圈，以得到的圈子最大、圈子个数最少为原则。例8：对函数Y化简。其卡诺图如下。 BCA00 01 11 1000 01 10CY 例9：对例7的逻辑函数用卡诺图化简。解：填写该函数的卡诺图为： CD AB00 01 11 1000101111101DADAY练

26、习：化简函数：)15,14,13,12,11,10()9 , 8 , 7 , 4 , 3 , 2 , 1 , 0(dmY CD AB00 01 11 10001111011111 1011CDDCBY作业：P P27 1-112）（4） 1-122）（4）第二章 门电路2-1 半导体器件的开关特性理想开关：断开时，流过的电流为0； 闭合时，两端的电压降为0。 开关动作瞬间完成。一、二极管的开关特性1、当外加正向电压VD0.7V时，硅二极管导通，其导通压降保持0.7V ，如同一个具有0.7V压降的闭合开关。2、当外加电压VD IBS ，则三极管导通， Uo = UCES =0.3V。UiUo0.

27、33.23.20.3AF0110四、复合逻辑门电路BAFBAF2-3 TTL门电路TTL电路是数字集成电路的一种，其内部主要采用晶体三极管的结构，数字集成电路的另一类是CMOS电路，其内部电路主要由场效应管组成。本节以TTL与非门为例，介绍TTL门电路的内部结构、工作原理，着重介绍TTL门电路的外特性一、TTL与非门1.电路组成及工作原理输入信号的高电平为3.6V，低电平为0.3V。1VA、 VB 有一个或两个都是低电平0.3VT1的发射结导通，T1的基极电位VB1 =0.3+0.7=1V，使T1的集电结正偏，T1处于饱和状态；T2、T5截止，T3、T4导通。Vo= VCC- VR2 - VB

28、E3 - VBE4 = VCC- VBE3 -VBE4 =3.6V。2当输入端全部加入高电平时T1的发射结一旦导通的话，会使基极电位VB1 =3.6+0.7=4.3V，该电位可以使T1的集电结正偏导通，T2、T5的发射结导通，因此，T1的基极电位最终应为2.1V。T1的发射结截止，集电结导通，T1工作在倒置状态，其电流放大系数很低。T2、T5饱和、T3、T4截止。Vo= VCES5=0.3V。可见，2.TTL与非门的外特性（1电压传输特性TTL与非门输出电压与输入电压间的关系曲线。BAFVoV）ViV）3.600.61.4VTA BCDE2.70.32VoN）VoFFVNLVNHAB段： Vi

29、 0.6V,T1饱和导通，T2、T5截止，T3、T4导通， Vo= 3.6V。BC段： 0.6 Vi 1.3V，这时1.3 VB1 1.4V，各三极管工作稳定， T2、T5饱和，T3、T4截止，输出为低电平0.3V。*TTL电路的几个常用参数：输出高电平VoH：TTL与非门的输出额定高电平为3V。输出低电平VoL：TTL与非门的输出额定低电平为0.3V。开门电平VoN：保证输出为额定低电平所对应的最小输入高电平的值。关门电平VoFF：保证电路输出为额定高电平的90%所对应的最大输入低电平的值。*TTL电路的几个常用参数：阈值电压VT：转折区所对应的输入电压。在数字电路的定性分析中，可以认为当

30、Vi VT时，输入视为高电平。低电平噪声容限VNL ：在保证输出高电平不低于额定值的90%时，所允许叠加在输入低电平上的噪声电压。*TTL电路的几个常用参数：高电平噪声容限VNL ：在保证输出低电平时，所允许叠加在输入高电平上的噪声电压。（2输入特性a.输入伏安特性输入电压与输入电流间的关系。当Vi 0.6V后，T2开始导通，流过R1的电流被集电极分流后形成输入电流。在Vi 1.3V后，T1进入倒置状态，输入电流为三极管的倒置集电极电流，很小。当Vi为高电平时，流过输入端的电流称为输入漏电流IiHb.输入负载特性输入端对地接负载电阻R时，输入电压Vi与该电阻间的关系。ViV）0RK）1231.

31、4（3输出特性TTL与非门输出电压与输出电流间的关系。a.在输出为高电平时，所接负载电阻RL为拉电流负载，在输出电流不大时，输出电压维持3.6V的高电平输出，在输出电流较大一般是由负载太小引起时，会使输出电压降低。严重会使电路发生逻辑混乱。b.当电路输出为低电平时，所接负载为灌电流负载。2-4 TTL门电路的其他类型一、与门二、与或非门三、异或门四、集电极开路门1.线与将门电路的输出直接相连，实现其输出的与逻辑关系。普通门不能实现线与。2.集电极开路与非门OC门）&ABF*OC门在使用中必须外接电阻和电源。&ABF1&CDF2FVcc五、三态输出与非门三态输出门有三种输

32、出的稳定状态：高电平、低电平、高阻状态。&ABFE&ABFE）（高阻）（01EEBAF）（高阻）（10EEBAF例：在图示电路中，当E=1和E=0时，试问M点的测试电压为多少？&F&10ME作业：P65 2-3ABCCBACBACBAY1CBACBABCACABABCY2BCABAC3-2 中规模集成组合逻辑电路奇偶校验器算术逻辑单元加法器数值比较器数据选择器译码器编码器集成组合电路一、加法器1.半加器AiBiSiCi0000011010101101AiBiCiBiAiSi2.全加器AiBiCi-1SiCi0000000110010100110110010101

33、0111001111111111iiiiiiiiiiiiCBACBACBACBASi1111iiiiiiiiiiiiiCBACBACBACBAC1iiiCBA1)(iiiiiCBABAAiCi-13.多位加法器（1串行进位加法器Ai BiSiCi-1CiAi BiSiCi-1CiAi BiSiCi-1CiAi BiSiCi-1CiC3A0 B0B1A1A2 B2B3A3S3S2S1S0（2并行进位加法器1)(iiiiiiCBABAC作业：P94 3-3、3-4第三章 组合逻辑电路时序逻辑电路集成电路分立元件组合逻辑电路数字电路3-1 分立元件组合逻辑电路的分析与设计一、分析方法1.由逻辑电路图

34、，从输入到输出，逐级写出各门的逻辑输出。2.对最后的输出表达式进行化简。3.分析电路的逻辑功能可写出真值表帮助分析）。例1：分析如图所示电路的逻辑功能。CBAGBCAGCABGABCG7654CBABCACABABCFCBABCACABABCBCABAC BCA00 01 11 10011111ABCF00000010010001111000101111011111由真值表可见，该电路实现了多数表决。二、组合电路的设计方法1.逻辑抽象。将设计问题的输入变量、输出变量用“0”、“1进行逻辑赋值，写出真值表。2.由真值表写逻辑表达式，化简。3.将化简后的函数用逻辑电路图表示出来。例2：某工厂有三个

35、车间，每个车间各需1KW的电力，这三个车间由两台发电机组供电，一台1KW ，一台2KW 。三个车间经常不同时工作，有时一个车间工作，也可能有两个或三个车间同时工作。为了节省能源，又保证电力的供应，试设计一个逻辑电路，能自动完成配电任务。解：用“1表示工作。“0表示不工作。ABCY1Y20000000110010100110110010101011100111111ABCCBACBACBAY1CBACBABCACABABCY2BCABAC3-2 中规模集成组合逻辑电路奇偶校验器算术逻辑单元加法器数值比较器数据选择器译码器编码器集成组合电路一、加法器1.半加器AiBiSiCi00000110101

36、01101AiBiCiBiAiSi2.全加器AiBiCi-1SiCi00000001100101001101100101010111001111111111iiiiiiiiiiiiCBACBACBACBASi1111iiiiiiiiiiiiiCBACBACBACBAC1iiiCBA1)(iiiiiCBABAAiCi-13.多位加法器（1串行进位加法器Ai BiSiCi-1CiAi BiSiCi-1CiAi BiSiCi-1CiAi BiSiCi-1CiC3A0 B0B1A1A2 B2B3A3S3S2S1S0（2并行进位加法器1)(iiiiiiCBABAC作业：P94 3-3、3-4二、编码器所

37、谓编码，就是在选定的一系列二值代码中赋予每个代码以特定含义，能完成编码功能的电路为编码器。编码器N个信号n位二进制数Nn21.键控编码器产品如C304等。2.优先编码器能对优先级别高的信号优先编码。在设计时，优先编码器就对其输入信号进行了优先级别的排列。产品如74147二-十进制优先编码器）、74148等。74148的管脚功能图为：（C为最高位输出）EI：使能输入端允许输入端），低电平有效。当使能输入端无效时，编码器禁止工作，所有输出无效。EO：使能输出端，低电平有效。当编码器允许编码而又没有输入信号有效时，该信号输出有效。GS：编码器输出控制端，低电平有效，当其有效时，表示编码器的输出是编码

38、输出，无效时，编码器的输出为非编码输出。0编码器的扩展使用：三、译码器译码器分为二进制译码器、二-十进制译码器、显示译码驱动器等。1.二进制译码器二进制译码器能对输入的n位二进制代码译码为2n个信号输出。以中规模集成电路3-8译码器74138为例。74138的管脚功能图为：其中E1、 E2、 E3为译码器的使能端。E2E1 E3译码器的集成产品另外还有74155双2-4线译码器）、74156 （双2-4线译码器） 、741544-16线译码器）、741594-16线译码器等。例1：用两片74138构成一个4-16线的译码器电路。例2：用74138和适当门电路实现逻辑函数YA、B、C）=（0、2

39、、4、7）2.二-十进制译码器集成产品有7442。3.数显译码器数显译码器可起到点亮数显器件，显示对应字符的作用。（1七段LED数码管七段LED数码管由七个条状管芯和一个点状管芯的发光二极管组成，分为共阴和共阳两种结构。（2BCD码七段译码器七段译码器能将输入的十进制BCD码译为数码管所需要的高或低电平信号，驱动数码管显示。七段译码器的集成产品有7447 、7448，分别驱动共阳和共阴LED。7447输出低电平有效，48输出高电平有效。LT：测试输入端，低电平有效，用于检查数码管的七段是否都能正常发光。RBI：灭零输入端，低电平有效，用于熄灭“0显示。BI：熄灭输入端，低电平有效。RBO：灭零

40、输出端，低电平有效。试灯灭零熄灭作业：P94 3-6、3-72）四、数据分配器数据分配器能将一个输入数据有选择地分配给任意一个输出通道。数据分配器可由唯一地址译码器构成。五、数据选择器数据选择器能在多个输入数据中选择其一输出。根据输入通道的数目，可以有四选一74155，74156）、八选一74151）、十六选一等等。以74151为例介绍数据选择器。C、B、A为地址输入，D0D7为数据输入。CBADACBDABCDABCDBACDABCDABCDABCDY765432107766554433221100mDmDmDmDmDmDmDmD留意：此处的最小项是以C为最高位。例1：用两片74151组成一

41、个十六选一的数据选择器。例2：用数据选择器74151实现逻辑函数）、（）、（）（）（15141285312211DCBAFACBAF)7 , 5 , 4(11mABCCBACBAF）解：（7766554433221100mDmDmDmDmDmDmDmDYABCDDABCDCABDCBADCBACDBADCBAF2)2(DmDmDmDmDmDmDm7764210764210mDmDmDmDmDm7766554433221100mDmDmDmDmDmDmDmDY六、数值比较器数值比较器能对两个二进制数进行比较。集成数值比较器74LS85是一个具有四位比较能力的比较器产品。作业：P95 3-8 （2

42、）（4）3-10第四章 触发器触发器能存储一位二进制数，具有两个能自行保持的稳定状态，能根据输入信的不同而改变所存储的状态。按逻辑功能不同，触发器可分为RS触发器、JK触发器、T触发器、D触发器等。按触发方式不同，可分为同步型、主从型、边沿型等。4-1 RS触发器一、基本RS触发器1.电路结构10102.工作原理10101QQSR，时，）（01012QQSR，时，）（时，电路维持原态。，）（113 SR1004QQSR时，）（用Qn表示电路加入信号前的状态，称为现态，用Qn+1表示电路加入信号后的状态，称为次态。RSQnQn+1000001010001101001101111001111低电平

43、有效。为置位端，为复位端，称SR3.由或非门组成的基本RS触发器4.基本RS触发器的动作特点例1：由与非门组成的基本RS触发器电路中，已知输入信号的波形如图所示，画出电路的输出状态波形。输入信号在全部作用时间内都能直接改变触发器的输出状态。SRQQ练习：P116 4-1图1？二、同步RS触发器1.电路结构CP2.工作原理（1CP=0时，门G3、G4封锁，输出高电平，触发器维持原态。（2CP=1时，门G3、G4打开，输入信号影响触发器输出。R=0，S=0，Qn+1= QnR=0，S=1， Qn+1= 1R=1，S=0， Qn+1= 0R=S=1， Qn+1出现约束RSQnQn+100000011

44、0101011110001010110111CP=1有效R为复位端，S为置位端，均为高电平有效。3.同步RS触发器的动作特点在CP=1期间，R、S信号的变化均可引起触发器的状态改变。例2：同步RS触发器的输入波形如下，画出输出信号波形。设触发器初始状态为0。CPSRQ4.D锁存器当CP=1时，有Qn+1= D，CP=0时， Qn+1= Qn 。作业：P116 4-1(1) 4-2(1)三、主从RS触发器1.电路结构及符号从触发器主触发器002.工作原理（1当CP=1时，从触发器被CP封锁， Qn+1= Qn ，主触发器打开，接收R、S信号，进行的Qm的状态修改。S置位，R复位。（3当CP=0时

45、，主触发器被封锁，输出 。从触发器可以接收信号进行状态改变，但所接收的信号与下降沿时刻一样，Qn+1= Qn 。nmnmQQ1（2当CP出现下降沿时刻，从触发器开始打开，主触发器开始封锁，从触发器接收该时刻的Qm信号进行状态修改，产生新的次态输出Qn+1 。Qm为置位信号，其反为复位信号。RSQnQn+10000001101010111100010101101113.动作特点主从RS触发器的动作分两步完成：第一步，在CP=1期间，主触发器接收输入信号，置为相应状态，第二步，在CP下降沿到来时，从触发器按照主触发器的状态，进行状态修改。在CP=1的全部时间里，输入信号都将对主触发器起控制作用。例

46、：在主从RS触发器中，CP、S、R信号的波形如图所示，画出输出信号Q的波形。123456QmQ四、RS触发器的功能描述1.特性表及驱动表2.特性方程01SRQRSQnn3.状态图01RS=01RS=10RS=0XRS=X04.时序图波形图）作业：4-54.2 JK触发器一、主从JK触发器1.电路结构及符号002.工作原理（1CP=1时，J、K影响Qm，从触发器输出状态不变；（2CP下降沿时刻，从触发器接收主触发器状态，输出新的次态Qn+1。J=K=0，Qn+1=QnJ=0，K=1， Qn+1=0J=1，K=0， Qn+1=1J=K=1，Qn+1=QnSD、RD为触发器的异步置位端和异步复位端，

47、低电平有效，不受时钟脉冲的控制。JKQnQn+1000000110100011010011011110111103.动作特点与主从RS触发器的动作一样，但存在一次性变化问题。一次性变化问题是指在CP=1期间，主触发器的状态只能变化一次。例：主从JK触发器的输入波形如图，画出在初态为0时触发器的输出波形。Q二、边沿JK触发器1.电路结构利用门的传输延迟时间差异，构成边沿结构的触发器形式。2.工作原理（1CP=0时，门G1、G2封锁，输入信号不起作用，Qn+1=Qn；（2CP=1时，G1、G2接收输入的J、K信号，但有：nnKQGQJG21nnnnnQQJQQQ13.动作特点输入信号只在CP的下降

48、沿时刻起作用，去影响下个CP周期的触发器次态输出。（3CP 时，G3、G4首先封锁，输出0，而门G1、G2的输出会保持一个门的传输延迟时间，使该瞬间的G5、G6可接收到输入J、K信号，从而进行触发器的状态更新。例：Q三、JK触发器的功能描述1.功能表及驱动表2.特征方程nnnQKQJQ13.状态图01JK=1XJK=X1JK=X0JK=0X4.时序图四、T触发器1.电路结构令JK触发器的J=K=T，就构成了T触发器。2.T触发器的功能描述（1功能表（2特征方程nnnnQTQTQTQ1（3状态图01T=1T=1T=0T=0（4时序图例：画出由边沿JK触发器构成的T触发器的输出波形。设触发器的初始

49、状态为0。Q五、T触发器1.电路结构12.功能描述（1特征方程nnQQ1（2时序图4.3 D触发器一、电路结构及符号二、工作原理（1CP=0时，G3=G4=1，Qn+1= Qn；（2CP 时，DGDG56DGDG34DQn1（3CP=1时及下降沿，触发器状态不变，Qn+1= Qn。三、功能描述1.状态表DQn+100112.特征方程Qn+1=D3.状态图01D=1D=0D=1D=04.时序图例：设各触发器的初始状态为0，画出其输出波形。)()(1212111QQQCPQQnnnnQ1Q24.4 各种触发器功能间的转换 一、JK触发器转换为其它类型1.JK转换为RSnnnQKQJQ1nnQRSQ

50、1QRQQS)(nnQRSQS)( JK2.JK转换为D二、D转换为其它功能触发器1.D转换为JKQn+1=DnnnQKQJQ12.D转换为RS、T作业：P117 4-9第第 5 5 章脉冲信号的章脉冲信号的产生与整形产生与整形 概述概述 555 定时器及其应用定时器及其应用 本章小结本章小结主要要求：主要要求： 了解脉冲信号产生与整形的方法。了解脉冲信号产生与整形的方法。 了解多谐振荡器的常用电路及其工作原理。了解多谐振荡器的常用电路及其工作原理。 5.1 5.1 概概 述述了解施密特触发器和单稳态触发器的逻辑了解施密特触发器和单稳态触发器的逻辑功能、工作特点和典型应用。功能、工作特点和典型

51、应用。 常用的有施密特触发器和单稳态触发器。常用的有施密特触发器和单稳态触发器。 脉冲信号产生与整形的方法脉冲信号产生与整形的方法 获取脉冲信获取脉冲信号的方法号的方法 脉冲信号产生与脉冲信号产生与整形电路的实现整形电路的实现是一种多用途集成电路，只要外接少量阻容是一种多用途集成电路，只要外接少量阻容元件就可构成施密特触发器、单稳态触发器和多元件就可构成施密特触发器、单稳态触发器和多谐振荡器等，使用方便、灵敏，应用广泛。谐振荡器等，使用方便、灵敏，应用广泛。 用多谐振荡器直接产生。用多谐振荡器直接产生。 用整形电路对已有波形进行整形、变换。用整形电路对已有波形进行整形、变换。 施密特触发器施密

52、特触发器主要用以将缓慢变化或快速变化的主要用以将缓慢变化或快速变化的非矩形脉冲变换成陡峭的矩形脉冲。非矩形脉冲变换成陡峭的矩形脉冲。单稳态触发器单稳态触发器 主要用以将宽度不符合要求的脉主要用以将宽度不符合要求的脉冲变换成符合要求的矩形脉冲。冲变换成符合要求的矩形脉冲。用门电路构成用门电路构成用专用的集成电路用专用的集成电路 用用 555 定时器构成定时器构成 5.2 施密特触发器施密特触发器 一、施密特触发器的特性和符号一、施密特触发器的特性和符号 Schmitt TriggerUoUi具有施密特特性具有施密特特性的与非门符号的与非门符号UiUottUT+UT-UOLUOH UT =UT+

53、- UT-回差电压回差电压施密特触发施密特触发器工作特点器工作特点 (1)(1)允许输入信号为缓慢变化的信号。允许输入信号为缓慢变化的信号。 (2)(2)有两个阈值电压。有两个阈值电压。 (3)(3)有两个稳态。有两个稳态。 UT+OuOuIUT-正向阈值电压正向阈值电压负向阈值电压负向阈值电压 当当 uI 从小增大时，从小增大时，经过经过 UT+ 处才能使输处才能使输出发生跃变。出发生跃变。 当当uI从大减小从大减小时，经过时，经过UT-处才处才能使输出发生跃变。能使输出发生跃变。UOLUOHUT+OuOuIUT-施密特电路的电压传输特性：OuItuOUT+UT-Ot二、施密特触发器应用举例

54、二、施密特触发器应用举例 波形变换波形变换 将三角波、正弦波和其它将三角波、正弦波和其它不规则信号变换成矩形脉冲。不规则信号变换成矩形脉冲。 UOHUOL uI UT+ 后，后，uO = UOL,只有当只有当 uI下降到经过下降到经过 UT- 时，时，uO 才会发生跃变。才会发生跃变。 uI 2/3VCC时时电压传输特性为反相输出的滞回特性电压传输特性为反相输出的滞回特性uIuO当当TH=TR=uI1/3VCC时时1/3VCC0当当1/3VCC TH=TR=uI2/3VCC时时当当uI1/3VCC时时当当uI由高电平逐渐下降，由高电平逐渐下降，且且1/3VCC uI1/3VCC时时不变不变不变

55、不变1截止截止11导通导通01导通导通00V 形状形状OUTRD输输 出出 输输 入入TRTHCC32V CC32V CC31V CC31V CC31V CC32V 0uOuIUOL1/3VCC2/3VCCUOHUT+ = 2/3 VCC UT- = 1/3 VCCUT = UT+ - UT- = 1/3 VCCOuO/Vt 例例 试对应输入波形画出下图中输出波形。试对应输入波形画出下图中输出波形。184355557+12V0.01 FuIuO260uI/Vt246810THTRuIuO+12VUT+UT-abcdefUOH解：解：UT+ = 2/3 VCC = 8 VUT- = 1/3 VC

56、C = 4 V因此可画出输出波形为因此可画出输出波形为 电路构成反相输出的施密特触发器电路构成反相输出的施密特触发器GNDVCCRDOUTCO555THTRDISVCC0.01 FRCuIuOuC- -+三、用三、用555 555 定时器组成单稳态触发器定时器组成单稳态触发器 1.电路结构电路结构 DISTHVCCR R、C 为定时元件为定时元件TRuIOUTuOGNDVCCRDCO0.01 FCuC- -+ 例例 用上述单稳态电路输出定时用上述单稳态电路输出定时时间为时间为1 s 1 s 的正脉冲，的正脉冲，R = 27 R = 27 k k，试确定定时元件，试确定定时元件 C C 的取值。的取值。 输出脉冲宽度输出脉冲宽度 tW 即为暂稳态维持即为暂稳态维持时间，主要取决于充放电元件时间，主要取决于充放电元件 R、C。 该单稳态触发器为不可重复触发器，该单稳态触发器为不可重复触发器，且要求输入脉宽且要求输入脉宽 tWI 小于输出脉宽小于输出脉宽 tWO 。解：解：由于由于 tWO tWO 1.1 RC 1.1 RC故故可取标称值可取标称值 33 33 F F。F33.7k271 . 1S11 . 1WO RtC估算公式估算公式 tW 1.1 RC2.2.暂稳态时间计算暂稳态时间计算 GNDVCC