微型计算机接口与通讯第五章

1、微机原理制作者： 张幸 第五章第五章 存储器存储器第一节 存储器概述第二节 随机存取存储器第三节 只读存储器第四节 CPU与存储器连接 一、存储器的分类 主存：速度快，容量小，价格高辅存：速度慢，容量大，价格低第一节第一节 存储器概述存储器概述内存储器（主存）：用来存放当前运行的程序数据外存储器（辅存）：存放暂时不运行的程序数据存储器1、按用途分类 2、按存储介质分类存储器光存储器 光盘磁表面存储器半导体存储器软磁盘硬磁盘盒式录音带ROMRAM可编程PROM掩膜 ROMPROMEPROMEAROM双极型MOS 型动态RAM静态RAM nROM只读存储器只能读，不能写，断电后信息不会丢失，属非易

2、性存储器1、掩膜ROM：由生产厂商用掩膜技术将程序写入其中， 适用于大批量生产2、可编程ROM（PROM或OTP）：由用户自行写入程序， 一旦写入，不能修改，适用于小批量生产3、可擦除可编程ROM（ EPROM ）：可由用户自行写入 写入后，可用紫外线光照擦除重新写新的程序，适用于 科研4、电可擦除ROM（EEPROM）：可用电信号擦除和重新 写入的存储器，适用于断电保护5、闪存(Flash Memory) 电可擦除,反复使用,速度块,灵活性好,集RAM和EEPROM优点 nRAM 随机存取存储器既能读，又能写，断电后信息会丢失，属易失性存储器RAM用于存放各种现场的输入输出程序，数据，中间结

3、果1、静态RAM（SRAM）：利用半导体触发器两个稳定的 状态表示0或1 双极型的SRAM：用晶体管触发器作为记忆单元 MOS管的SRAM：由6个MOS管作为记忆单元 双极型速度快， MOS管速度慢，不需要刷新2、动态RAM（DRAM）：利用MOS管的栅极电容保存 信息，即电荷的多少表示0和1。 动态RAM需要进行刷新操作 n存储器的主要性能指标1、存储容量：一个基本存储器能汇集的最大信息量 存储器的容量=地址寄存器的编址数*存储字的位数2、存储速度 存取时间TA：从存储器接到读或写命令到从存储器读 出或写入的时间称为存储时间 存储周期TM：两个独立存储操作之间的最小时间间隔3、价格：存储器的

4、价格正比于容量，反比于存储时间4、存储器的可靠性 MTBF越大，可靠性越高第二节第二节 随机存取存储器随机存取存储器一、静态RAM1.静态RAM的结构2.静态RAM的实例 地址反向器X译码器驱动器A0A1A2A3A412313212313232*32=1024存储单元1 32I/O电路Y译码器 A5 A6 A7 A8 A9地址反相器输出 驱动器控制电路输入读/写 CS1 2 32 1.静态RAM的结构 存储体：大量记忆二进制信息的存储单元有规则的结合。 32*32*存储字=1024存储单元 片选信号：表示存储器是否工作 读信号：表示存储器的操作为读操作 写操作：表示存储器的操作为写操作一唯译码

5、： 每一字选线选中存储单元二唯译码：X，Y译码，X，Y相交处选中一单元地址译码器：接受地址信息经译码选中相应单元地址译码读写控制电路：接受CPU控制信息，决定存储器操作控制信号I/O电路：接受读、写命令，控制数据流向2.静态RAM的实例2114 1K*4 10条地址线，4条数据线6116 2K*8 11条地址线，8条数据线6264 8K*8 13条地址线，8条数据线62128 16K*8 14条地址线，8条数据线62256 32K*8628128 128K*8 二、动态RAM1.动态RAM的结构2.动态RAM的实例 动态RAM ：利用MOS管的栅极电容保存信息动态RAM集成度高、成本低、耗电少

6、，且必须定时刷新。动态RAM有4管动态RAM， 3管动态RAM，单管动态RAM。动态RAM为提高集成度，减少引脚的封装数，地址线分成行地址，列地址1.动态RAM的结构刷新地址计数器读/写RAS CAS WR DRAM地址地址总线CPU n地址多路器：把CPU行地址，列地址分两次送DRAMn刷新定时器：完成对DRAM芯片进行定时刷新n刷新地址寄存器：提供刷新地址寄存器（DRAM的刷新是 一行一行的，不是一个单元一个单元进行）n仲裁电路：当CPU访问存储器的请求和定时刷新请求同时产生时，有仲裁电路决定优先级n定时发生器：提供DRAM所需的行地址选通信息RAS， 列地址选通信息CAS，写信号WE 2

7、164A0A7DinCASncWEVccGND2164 逻辑关系图DoutRAS2.动态RAM例子Intel 2164是64K*1的DRAM芯片，内部有4个128*128基本存储电路矩阵。 2164 逻辑关系如下：A0A7：地址线WE读写控制线； WE=0为写入，WE=1为读出RAS行选通信号；CAS列选通信号；Din 数据输入；Dout 数据输出； 三、高速缓冲存储器1、Cache、主存、辅存三者关系2、Cache的组成3、Cache的结构4、Cache数据更新 Cache技术：把主存储器看成高速缓冲器而设置的小容量的局部存储器局部性原理：时间局部性、空间局部性1、Cache、主存、辅存关系

8、 CPUCache SRAM主存 DRAM辅存 硬盘Cache控制器DRAM控制器提高速度提高容量2、Cache的组成组成：n存放主存储器的数据n存放该数据在主存的地址3、Cache的结构Cache的结构分为全相联Cache，直接映象Cache 组相联Cachen全相联Cache：允许主存中每一字块映象到Cache存储器任一字块位置上n直接映象Cache：主存与Cache中字块的对应关系可用函数描述 j= i mod 2 j为Cache字块号， i为主存字块号n组相联Cache：组相联Cache和全相联Cache折中，每组Cache采用直接映象，组之间用全相联c n 主存储器主存储器0块1块1

9、5块2047块0 0块块1 1块块1515块块标记标记标记标记标记标记Cache1111位位 n 0块1块15块16块17块31块2032块2033块2047块区区1区区127区区0 0块块1 1块块1515块块标记标记标记标记标记标记Cache7 7位位主存储器主存储器 n 0 0块块1 1块块2 2块块3 3块块1414块块1515块块标记标记标记标记Cache8 8位位标记标记标记标记标记标记标记标记组组1组组7组组0块1块块块块块2040块2041块2047块255组1组0组4、Cache数据更新n通写法： Cache中数据一经修改，立即写回主存储相关存储块 实现简单，但对主存操作频繁

10、n回写法：当Cache中数据被其他数据块替换时，才将Cache写回主存。5、置换策略n随机法n先进先出 FIFOn最近最少使用法第三节第三节 只读存储器只读存储器1、只读存储器的类型2、只读存储器的实例 只读存储器：只能读，不能写，断电后信息不丢失，是一种非易失性存储器用于存放固定的程序，如系统启动程序，常驻内存的监控程序，固定不变的参数，字库 1、只读存储器的类型只读存储器可分为以下几种：n掩膜ROMn可编程ROM（PROM）n可擦除的PROM（EPROM）n电可擦除的ROM（EEPROM）n闪存（FLASH MEMORY） 2、EPROM的实例 2716 2K*8 2732 4K*8 27

11、64 8K*8 27128 16K*8 27256 32K*8 2764A0A12CEPGMOED0D72764逻辑关系图2764引脚排列图地址线A0A12 13根数据线D0D7 8根片选 CS读允许 OE编程脉冲 PGM 2764的工作模式 信号 VCC VPP CE OE PGM D7D0读方式 +5V +5V 低 低 低 输出编程方式 +5V +25V 高 高 正脉冲 输入校验方式 +5V +25V 低 低 低 输出备用方式 +5V +5V 无关 无关 高 高阻未选中 +5V +5V 高 无关 无关 高阻 第四节第四节 CPU与存储器连接与存储器连接存储器和CPU 的连接有三部分：地址线

12、连接数据线连接 根据CPU的数据线的宽度和选用的存储器的宽度决定几个存储器同时工作控制线连接 用CPU的读、写信号控制存储器的读写片内地址 直接加到CPU地址线 片外地址 通过译码选中 完成CPU和存储器连接时要注意：n系统总线的负载能力n时序匹配问题一、存储器的地址选择一、存储器的地址选择1、线性选择方式2、全译码选择方式3、部分译码选择方式存储器的地址选择是指：CPU通过地址线选择某芯片中的某一个存储单元，并对其进行读、写操作。 1.线性选择方式选择高位地址线作为片选信号例：RAM芯片容量INTEL6264（容量为8K*8），要求用2片静态RAM的芯片6264组成16K*8的存储器系统。

13、A0A12A0A12A13A0 A12CS 6264D0 D7A0 A12CS 6264D0 D7D0D7D0D7用A13 作片选M/IO 用A13作片选，其地址分布1#2#1#2#00000H01FFFH02000H03FFFH04000H05FFFH06000H07FFFH 用A14作片选，其地址分布1#1#2#2#00000H01FFFH02000H03FFFH04000H05FFFH06000H07FFFH ROM（2）CSROM（1）CSRAM（1）CSRAM（2）CSRAM（3）CSA10A0A11A12A13A14A1507800H07FFFH0B800H0BFFFH0D800H

14、0DFFFH0E800H0EFFFH0F000H0F7FFH适用：存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时的场合。线选法特点：优点是连线简单，片选控制无需专门的译码电路。两个缺点，一是导至地址重叠 ，二是整个存储器地址分布不连续，使可寻址范围减小 。给编程带来麻烦。 2.全译码选择方式：对全部地址总线进行译码例：假设一个微机系统的RAM容量为4K字节，采用1K*8的RAM芯片，安排在64K空间的最低4K位置 A15A10A0A9A0A9A0A9A0A9A0A9D0D7D0D7D0D7D0D7D0D7CSCSCSCSWEWEWEWEWR 6：64 译码器 0

15、123M/IO 特点：全译码法可以提供对全部存储空间的寻址能力，存储器的地址是连续且唯一确定的，即无地址间断和地址重叠现象。电路较复杂，特别是地址范围较大时 3.部分译码选择：将高位地址中几位经过译码后作为片选信号，这是线选和全地址译码方式的组合74LS138VccY0Y1Y2Y3Y4Y5Y6 A B C G2A G2B G1 Y7GNDG1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y01000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011

16、10111111174LS138功能表 A0A10D0D7A0A10D0D7CSWEA0A10D0D7CSWEA0A10D0D7CSWEA0A10D0D7CSWEWR采用A11，A12，A13译码，地址有重叠Y0Y1Y2Y3A13A12A11 M/IO74LS138G1 G2G3CBAA15A14 A16A19浮空 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0C B A0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 10 0 0第一片G2 G30 0 0 0 0 0 0 0 0 0 0 0

17、 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1第二片第三片第四片0 00 00 0 10 1 00 1 10000H07FFH0800H0FFFH1000H17FFH1800H1FFFH地址分配 虽然仍有地址重叠现象,但不会出现两块芯片地址同时选中。在大地址空间设计小容量存储器，常采用这种方式，电路简单。二、二、数据线及控制线连接数据线及控制线连接控制线：ROM 读信号 RAM 读、写信号数据线：8088 8位宽 80

18、86 16位宽 考虑奇，偶选择 1.ROM接口方式A0A12AB0AB12译码器MCEOERDDOUTA13D0D7A13A0A12AB0AB12译码器MRDCEOEDOUTD0D7A0A12 译码器MRDAB0AB12CEOEDOUTA13A0A12D0D7SRAM A0-AnD0-D7CEOEWEAB0-ABnDB0-DB7 高位ABRD WRM译码器2.SRAM的接口特性SRAM A0-AnD0-D7CEOEWEAB0-ABnDB0-DB7 高位AB译码器MRDWR例：要求用4KB的EPROM芯片2732，8KB的RAM芯片6264，译码器74LS138构成8K字ROM和8K字RAM的存储器系统。系统配置用最小模式2732芯片 4片6264芯片 2片如果是8086系统则要考虑把存储器分成奇体和偶体 8086A1A19奇地址512K*8 D7D0偶地址512K*8 D