第九章、存储器和可编程逻辑

1、9.1 半导体存储器一、概述 半导体存储器是一种能存储大量二值数字信息的大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。半导体存储器ROMEPROM快闪存储器PROME2PROM固定ROM（又称掩膜ROM）可编程ROMRAMSRAMDRAM按存取方式来分：按制造工艺来分：半导体存储器双极型MOS型对存储器的操作通常分为两类：写即把信息存入存储器的过程。读即从存储器中取出信息的过程。两个重要技术指标：存储容量存储器能存放二值信息的多少。单位是位或比特（bit）。1K=210=1024，1M=210K=220。存储时间存储器读出（或写入）数据的时间。一般用读（或写）周期来表示。二、掩膜

2、只读存储器（ROM）存储的数据不会因断电而消失，具有非易失性。特点： 只能读出，不能写入；1. ROM的基本结构 ROM主要由地址译码器、存储矩阵和输出缓冲器三部分组成，其基本结构如图所示。ROM的基本结构 地址译码器存储矩阵输出缓冲器Dm 1D0W0W1W2 1nA0A1An 1三态控制信息单元(字)存储单元字线位线 存储单元可以由二极管、双极型三极管或者MOS管构成。每个存储单元可存储1位二值信息（“0”或“1”）。 按“字”存放、读取数据，每个“字”由若干个存储单元组成，即包含若干“位”。字的位数称为“字长”。 每当给定一组输入地址时，译码器选中某一条输出字线Wi，该字线对应存储矩阵中的

3、某个“字”，并将该字中的m位信息通过位线送至输出缓冲器进行输出。存储器的容量存储器的容量字数字数位数位数2nm位位 地址译码器 R R R R 存储矩阵 0123 DDDDEN输出缓冲器 0123 DDDD3210WWWW01AA二极管ROM结构图 2.二极管ROM字线位线 制作芯片时，若在某个字中的某一位存入“1”，则在该字的字线与位线之间接入二极管，反之，就不接二极管。“1”ROM的数据表 31002113212203WWWDWWDWWWDWWD 地址译码器实现地址码的与运算，每条字线对应一个最小项。存储矩阵实现字线的或运算。013012011010AAWAAWAAWAAW 地址译码器 E

4、ND3 D2 D1 D0 W0 W1 W2 W3 A1 A0 3.MOS管ROM 地址译码器 D3 D2 D1 D0 W0 W1 W2 W3 A1 A0 存储矩阵 ROM的点阵图“1”“0”2. 一次性可编程一次性可编程ROM（PROM）。出厂时，存储内容全为。出厂时，存储内容全为1（或全为（或全为0），用户可根据自己的需要进行编程，但只能编程一次。，用户可根据自己的需要进行编程，但只能编程一次。1. 固定ROM（掩模ROM ）。厂家把数据“固化”在存储器中，用户无法进行任何修改。使用时，只能读出，不能写入。二、可编程的只读存储器ROM的编程是指将信息存入ROM的过程。UCC字线字线Wi位线位

5、线Di熔丝熔丝 用户对PROM编程是逐字逐位进行的。首先通过字线和位线选择需要编程的存储单元，然后通过规定宽度和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将该单元的内容改写了。熔丝型PROM的存储单元3. 紫外线擦除可编程ROM（EPROM）。采用浮栅技术，可通过紫外线照射而被擦除，可重复擦除上万次。5. 快闪存储器（Flash Memory）。也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入100万次以上。4. 电可擦除可编程ROM（E2PROM）。也是采用浮栅技术，用电擦除，可重复擦写100次，并且擦除的速度要快的多。

6、E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写。 三、随机存取存储器（RAM）断电后存储的数据随之消失，具有易失性。特点： 可随时读出，也可随时写入数据； 根据存储单元的工作原理不同，RAM分为静态RAM和动态RAM。静态RAM: 优点:数据由触发器记忆,只要不断电,数据就能永久保存。缺点:存储单元所用的管子数目多,功耗大,集成度受到限制。动态RAM:优点:存储单元所用的管子数目少,功耗小,集成度高。缺点:为避免存储数据的丢失,必须定期刷新。行地址译码器存储矩阵A0A1AiDm1D0列地址译码器读/写控制电路Ai 1An1CSR/WI/O0I

7、/Om 11）SRAM的基本结构1.静态随机存储器(SRAM)SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成.SRAM的基本结构 CS称为片选信号。 CS=0时，RAM工作； CS=1时，所有I/O端均为高阻状态，不能对RAM进行读/写操作。R/W称为读/写控制信号。 R/W=1时，执行读操作； R/W=0时，执行写操作。 存储容量字数位数 2nm位2）SRAM静态存储单元UDDV4V2QQV1V3V5V6V7V8I/OI/O列选线Y行选线X存储单元位线D位线D(a) 六管NMOS存储单元基本RS触发器无论读出还是写入操作，都必须使行选线X和列选线Y同时为“1”.UDDV4V2V

8、6V5V1V3V7V8YI/OI/O位位线线D位位线线DX(b)六管CMOS存储单元PMOS管2.动态随机存储器(DRAM)V4V3V1V2V7V8YDD位线D位线DC1C2CO1CO2QQ预充脉冲V5V6X存储单元UC1UC2UCC四管动态MOS存储单元 动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”。 刷新之间的时间间隔一般不大于 20ms。 动态MOS存储单元有四管电路、三管电路和单管电路等。V4V3V1V2V7V

9、8YDD位线D位线DC1C2CO1CO2QQ预充脉冲V5V6X存储单元UC1UC2UCC四管动态MOS存储单元写入数据：D=1时，C2充电，写入Q=1；D=0时，C1充电，写入Q=0。X=Y=“1”01101001读出数据：Q=0时，读出D=0；Q=1时，读出D=1；X=Y=“1”10CO1、CO2预充电01写入信息时，字线为高电平，VT导通，位线上的数据经过VT存入CS。读出信息时，字线为高电平，VT管导通，这时CS经VT向CO充电，使位线获得读出的信息。这是一种破坏性读出。因此每次读出后，要对该单元补充电荷进行刷新，同时还需要高灵敏度读出放大器对读出信号加以放大。单管动态MOS存储单元字选

10、线字选线位线位线D( (数据线数据线) )CO输出电容VTCS存储电容四、存储器容量的扩展位扩展可以用多片芯片并联的方式来实现。 各地址线、读/写线、片选信号对应并联， 各芯片的I/O口作为整个RAM输入/出数据端的一位。1. 位扩展方式增加I/O端个数用10241 位的RAM扩展为10248 位RAMA0A1 A9R/W CS10241RAMI/OA0A1 A9R/W CS10241RAMI/OA0A1 A9R/W CS10241RAMI/OI/O1I/O2I/O7A0A1A9R/WCS一一片片存存储储容容量量总总存存储储容容量量 N八片2. 字扩展方式增加地址端个数一一片片存存储储容容量量

11、总总存存储储容容量量 N例：用2568 位的RAM扩展为10248 位RAM。分析：N=425628，每片有8条地址线；1024210，需要10条地址线； 所以，需要增加2条高位地址线来控制4片分别工作，即需要一个2-4线译码器。字扩展可以利用外加译码器控制芯片的片选(CS)输入端来实现。 各片RAM对应的数据线、读/写线对应并联； 低位地址线也并联接起来； 要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。A0A1 A7R/W CS2568RAMI/O0I/O7(1)A0A1 A7R/W CS2568RAMI/O0I/O7(2)A0A1 A7R/W CS2568RAMI/

12、O0I/O7(3)A0A1 A7R/W CS2568RAMI/O0I/O7(4)A0A1A7R/WY0A8A924译码器Y1Y2Y3I/O0I/O7A0A1用2568 位的RAM扩展为10248 位RAM的系统框图 自20世纪60年代以来，数字集成电路已经历了从SSI、 MSI、LSI到VLSI的发展过程。数字集成电路按照芯片设计方法的不同大致可以分为三类： 通用型中、 小规模集成电路； 用软件组态的大规模、 超大规模集成电路， 如微处理器、 单片机等； 专用集成电路(ASIC-Application Specific Integrated Circuit)。 ASIC是一种专门为某一应用领域

13、或为专门用户需要而设计、制造的LSI或VLSI电路，它可以将某些专用电路或电子系统设计在一个芯片上， 构成单片集成系统。 9.2 可编程逻辑器件基础一、PLD发展概况1. PLD连接的表示二、PLD电路的表示方法 PLD的输入、反馈缓冲器都采用了互补输出结构。输出缓冲器一般为三态输出缓冲器。 2. 缓冲器的表示ENAAENAAAAA断开编程连接固定连接（硬连接）3. 与门及或门的表示1ABCYYA B CYA B C&ABCYYA B CABP1=0P2=0P3=1与门的缺省状态“悬浮1”状态与阵列Y1 1Y2 2或阵列AB与阵列Y1 1Y2 2或阵列BB AA 4. 与或阵列图 任一组合逻辑

14、函数都可用“与或”式表示，即任何组合逻辑函数都可以用一个与门阵列与一个或门阵列来实现。 ABBAmBAYBABAmBAY),(),(),(),(302121如：标准画法简化画法输入电路与阵列或阵列输出电路输入项乘积项或项输出输入 低密度可编程逻辑器件的集成密度小于每片700 个等效门，它主要包括PROM、PLA、PAL和GAL四种器件。 9.3 低密度可编程逻辑器件PLD基本结构四种PLD的结构特点 一、可编程只读存储器PROM 与阵列(固定)D2 2D1 1D0 0或阵列(可编程)A2 2A1 1A0 0完全译码阵列实现组合逻辑函数：将函数写为最小项之和形式，将对应的与项或起来即可。容量与门

15、数或门数 2nm利用效率低。例：试用PROM实现4位二进制码到Gray码的转换。转换真值表与阵列或阵列A2 2A1 1A0 0A3 3D2 2D1 1D0 0D3 3二、可编程逻辑阵列PLA 与阵列(可编程)A2 2A1 1A0 0D2 2D1 1D0 0或阵列(可编程)实现组合逻辑函数：将函数化简为最简与或式，将对应的与项或起来即可。容量与门数或门数 制造工艺复杂。与阵列或阵列A3A2A1A0D3D2D1D0例：试用PLA实现4位二进制码到Gray码的转换。01010121212323233AAAADAAAADAAAADAD 解：利用卡诺图化简得最简与或式：时序型PLA基本结构图 PLA的与

16、或阵列只能构成组合逻辑电路，若在PLA中加入触发器则可构成时序型PLA，实现时序逻辑电路。与阵列与阵列或阵列或阵列X1Xn触发器触发器Z1ZmW1WlQkQ11 1 1 0 0 0 0 1 01 0 0例：试用PLA和JK触发器实现2位二进制可逆计数器。当X=0时，进行加法计数；X=1时，进行减法计数。 解：X为控制信号，Y为进位（借位）输出信号。X/YQ2Q10011100/01/01/11/01/00/00/10/0010 0 0 0 0 1 0 1 00 1 1Y Q Q Q Q X1n1n nn 12121 0 0 1 0 11 1 01 1 10 1 0 1 0 0 1 1 00 0

17、 1画状态图列状态转移表求状态、驱动和输出方程 12 nQ的的卡卡诺诺图图 X 00 01 11 10 0 0 1 0 1 1 1 0 1 0 nnQQ12 11 nQ的的卡卡诺诺图图 X 00 01 11 10 0 1 0 0 1 1 1 0 0 1 nnQQ12 Y的的卡卡诺诺图图 X 00 01 11 10 0 0 0 1 0 1 1 0 0 0 nnQQ12 n1n2n1n2n0n0n01n1n2n1n1n2n1n1n2n1n2n1n2n1n2n11n2QQXQQXYQ0Q1QQQXQQXQQXQX QXQQQXQQXQQXQ )()(比较得驱动方程：nnQXQXKJKJ1122111

18、 画阵列图1JC11K1JC11KX1CPQ1Q2Y三、可编程阵列逻辑PAL A2A1A0D0D1D2或阵列（固定）与阵列（可编程）实现组合逻辑函数：将函数化简为最简与或式，将对应的与项相或输出即可。只能一次性编程。1.PAL的应用例：试用PAL实现下列逻辑函数。 ),(),(),(),(654321643221mCBAYmCBAYACCBBAYCABAY 21解：化简得最简与或式：与阵列或阵列A BCY1Y22.PAL的四种输出结构输入行输入行OI专用输出结构 这种结构的输出端只能作输出用，不能作输入用。因电路中不含触发器，所以只能实现组合逻辑电路。输出端可以是或门、或非门，或者互补输出结构

19、。 目前常用的产品有 PAL10H8(10输入，8输出，高电平输出有效)、PAL10L8、 PAL16C1(16输入，1输出，互补型输出)等。可编程I/O输出结构 这种结构的或门输出经过三态输出缓冲器，可直接送往输出，也可再经互补输出的缓冲器反馈到与阵列输入。即它既可作为输出用，也可作为输入用。用于实现复杂的组合逻辑电路。 目前常用的产品有 PAL16L8、PAL20L10等。II/OOE当OE=0时，三态输出呈高阻态，I/O引脚作输入使用；当OE=1时，三态门选通，I/O引脚作输出使用。寄存器输出结构 这种结构的输出端有一D触发器。在时钟的上升沿先将或门输出寄存在D触发器的Q端，当使能信号O

20、E有效时，Q端的信号经三态缓冲器反相后输出，输出为低电平有效。触发器的Q输出还可以通过缓冲器反馈送至与阵列的输入端。 因而这种结构的PAL能记忆原来的状态，实现时序逻辑电路。目前常用的产品有 PAL16R4、PAL16R8(R表示寄存器输出型)等。IQQ1DQ时钟时钟OEC1IQQ1D时钟时钟OEQC1YQ异或输出结构 这种结构的输出部分有两个或门，它们的输出经异或门进行异或运算后再经D触发器和三态缓冲器输出。这种结构不仅便于对与或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持操作。目前常用的产品有 PAL20X4、PAL20X8(X表示异或输出型)等。QIQIQIY 保保持持 QY

21、I 0求反求反 QY I 1 GAL是在PAL的基础上发展起来的，具有和PAL相同的与或阵列，即可编程的与阵列和固定的或阵列。不同的是它采用了电擦除、电可编程的E2PROM工艺制作，可以用电信号擦除并反复编程上百次。GAL器件的输出端设置了可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell），通过编程可以将OLMC设置成不同的输出方式。这样同一型号的GAL器件可以实现PAL器件所有的各种输出电路工作模式，即取代了大部分PAL器件， 因此称为通用可编程逻辑器件。 GAL器件分两大类：一类为普通型GAL，其与或阵列结构与PAL相似，如GAL16V8（V表示输出方式可变）

22、、GAL20V8 、ispGAL16Z8都属于这一类；另一类为新型GAL，其与或阵列均可编程， 与PLA结构相似，主要有GAL39V8。 四、通用阵列逻辑GAL 优点： 采用电擦除工艺和高速编程方法，使编程改写变得方便、 快速，整个芯片改写只需数秒钟，一片可改写 100 次以上。 采用E2CMOS工艺，保证了GAL的高速度和低功耗。存取速度为 1240 ns，功耗仅为双极性PAL器件的1/2或1/4，编程数据可保存 20年以上。 采用可编程的输出逻辑宏单元(OLMC)，使其具有极大的灵活性和通用性。 可预置和加电复位所有寄存器，具有100%的功能可测试性。 备有加密单元，可防止他人非法抄袭设计

23、电路。GAL器件的特点缺点： GAL和PAL一样都属于低密度PLD，其共同缺点是规模小，每片相当于几十个等效门电路，只能代替 24片MSI器件，远达不到LSI和VLSI专用集成电路的要求。 另外，GAL在使用中还有许多局限性，如一般GAL只能用于同步时序电路，各OLMC中的触发器只能同时置位或清0，每个OLMC中的触发器和或门还不能充分发挥其作用，且应用灵活性差等。这些不足之处，都在高密度PLD中得到了较好的解决。 1. 阵列扩展型高密度可编程逻辑器件 9.4 高密度可编程逻辑器件 高密度可编程逻辑器件的集成密度大于每片1000个等效门，它主要包括EPLD、CPLD和FPGA三种。 阵列扩展型HDP