试验四FPGA时序逻辑设计

1、实验四 FPGA 时序逻辑设计学习目标1、 了解可编程数字系统设计的流程2、 掌握 QuartusII 软件的使用方法3、掌握原理图输入方式设计时序逻辑电路的方法和流程必做实验1、 实验内容：设计一个电路，用 4X4 矩阵键盘输入一个 4 位数，并在数码管上显示，要求如下：(1)输入时，数字顺序是从左到右。例如，顺序输入 0、1、2、3 应该在数码管上显示“0123”。(2)比较输入数值，比较结果用 1 个 LED 显示。如果输入值和你的学号后 4 位相等，则 LED 灯亮，不等 LED 灭。(3)实验箱上的数码管内部已译码，4X4 键盘上拉电阻也已连接好。2、 实验要求：1、根据设计要求划分

2、设计层次、单元模块和接口信号，在预习报告上记录设计过程，绘制系统框图，每个模块的状态转移图或 ASM 图，并设计验证方案。2、用原理图输入法设计所有单元模块并编译，分析编译时产生的错误和警告信息 3、对所有的单元模块进行功能仿真，并记录和分析全部仿真结果4、在顶层文件中连接全部单元模块并编译、综合、分配管脚和适配。5、对整个系统进行时序仿真，并记录和分析仿真结果。6、将仿真正确的设计下载到实验箱上，连接输入输出设备和示波器进行板级验证实验内容设计原理矩阵式键盘，将 I/O 线分别组成行、列结构，按键设置在行列的交点上。4X4 亍列键用 4 条 I/O 线作为彳 T 线，4 条 I/O 线作为列

3、线所组成的的键盘，16 个按键分别设置在行、列线的交点处，行线、列线分别连接到按键开关的两端。所有的行线和列线都通过上拉电阻接电源，钳位在高电平状态。相比较独立式按键，4X 行列式键盘只需要 8 根 I/O 线就实现了 16 个按键，节省了 8 个 I/O 口。但由于行、列线为多键共用，各按键彼此将相互发生影响，必须将行、列线信号配合起来并作适当的处理，才能确定闭合键的位置。rnwUruwIre*A通过对行线轮流加低电平信号，的值在 1110,1101,1011 和 0111 之间变化。无键掘下时，等于 1111,;有按键掘下时，行线短接，不等于 1111,。检测到变化时，输出控制信号，使行线

4、停止扫描。行线和列线共同构成 8 位二进制码通过译码电路进行译码得到键值。松开按键，列线 R=1,扫描继续。E=0E=0E=0E=0按键开关一般是利用机械触点来实现合、断的。由于机械触点的弹性作用，在按键闭合和断开的瞬间均会出现一系列尖脉冲，如图所示，这种现象称之为“抖动”。抖动时间的长短与开关的机械特性有关，一般为 510mS。而按键稳定闭合的时间是由操作人员的按键动作所确定的，一般不低于 0.1 秒。为了保证电路对键的一次闭合仅做一次键输入处。断开断开用介M1.键盘的行线扫描电压使用寄存器 74194,构造一个模为 4 的状态循环，采用右移,电路状态：1110-11011011W111-1

5、110真值表：11101110111011101110卡诺图:1%而UO0111(0c0XXxXIxX0X11xXj乂最简逻辑表达式：。但此时并不满足自动。蚩新修改无关的循环，并修改卡诺图1%公。1|000Mil011101HuWIloIlli卢生扫描序列另外，考虑到还有控制信号 E,当 E 为 1,电路保持扫描状态；当 E 为 0 是，电路停逻辑电路图利用最大项之和得到:O 此时满足自启动。止扫描，保持此时的状态。为了完成此功能，使时钟信号为.ihWitroSTJT7419当加总存在谢时修保持：为:：FCMISLSISRSIA一$0QD一S12 .消除抖动根据题目的要求，使用 D 触发器消除

6、抖动。使用两个 7474 进行封装，封装为一个四输入四输出的 D 触发器。逻辑电路：1FWWID1CUSN-1(XK2PRH2D1GION&FLF-fLOPS7474IDHCLAM1CUZPRH2DZCIJffl2CLKONDL一JK-pLff： HSCSISRSIJ0SOS1CLRNCLKSHIFTREG&1田也注站烹延r*0* *-*9*w*lV)*|0 .9 一3 .转码为二进制码通过行列的扫描结果可以得到 8 位二进制码，需要转换得到 4 位二进制码。In7In6In5In4In3In2In1In016 进二进制码制码01111101000001110111010001

7、1110110120010111010113001111011110401001101110150101110110116011010111110701111011110181000101110119100111100111A101011010111B101110110111C110001110111D110101111110E111001111011F1111使用 Verilog 语言实现，并实现封装。16 个按键分别按下时，对应 16 种不同的情况,编码从 0 到 F 的二进制代码。当按键没有按下时，输出 0 的 4 位二进制代码。代码如下:modulecodel_,i(inyout);7

8、：oJIti；output3;0ouc；outwtlnTj04in-l*in5-l*in4-14in3-lln2I4inlin7*-14in5itlnE0in3tinfiitlrii14in5l*ln10iin3(in(l)J-14in5J14in1-0iin3( (in7j-x*i.n5Otip*(ln7141n) )HllnS0lD4JIlin3(in7*-14in04in(Slint14xn3(in7*lLin04inS*liinlixn30inS*14iD4*14in(3(in7iinMlLinSMlin404xn3(in7-lin_Hin(S-0liD_14in3(intin-=04

9、111(5KitiD=_14in3=ltin=-liin3(in(7t:-?in=i14iii(5=ltin=_14in3(in7M0ln)-14111(5tinM14in3ndmodule22-l*ln21*in3*-mn2-ifiinjlliln2Oirnflliin2J14xnl一*IEin3*itxnfl*-liln2J-*04111-=Dtin2JItxnflM06in2=0lin2=-linl=0lin2=-ltinl=ilin2=_ltinl-Itin204inl*141n0-0)?4( (J1：-041n0-1)?r( (32t141n(0-i)-mnoo) )?4皿：041n

10、0!)1dS：14in01)?41dfiJ14in0J0)?41d7:04in(0j?41d3:14inOJ1)?41:-14in(0J”lj?4ldlOt14111(0Ml)?4dll:-l*in0J-1)?4d12:=iXrinO=-l)?4dl3:=14in0=0)?4dl4:Hin0J-1)?4adl5:4tb0;啦药摘信号转让为油制墉码逻辑电路图的如下:二二a躇抖电骼璃虫发器4 .储存电路设计转码部分每次只能输出一个 4 位二进制代码，又因为有四个数码管要显示不同的字,所以要对转码后的 4 位二进制代码进行存储。通过 746161 构造一个周期为 4 的循环：0001-10T1。沟造

11、一本周期为浙循环二74161aI，74161 的输出和决定此时转码的 4 位二进制信号因该储存到哪里，以及 74194 的工作状态。首先用 4 个 74194 进行存储此时的 4 位二进制信号，再用 4 个 74194 存储以前的 4 位二进制信号，由此保证在按下新的按键的时候，以前的数值不会立马被清零，直到完成按键的动作的时候，数码管才显示新输入的按键内容。通过以上的分析可以得到结论，每一个数码管应该对应两个 74194,这两个 74194 的工作状态应该是相反的。74194 的工作状态只有两个，分别是同步置数和保持，对应分别位 11 和 00。存储电路的时钟信号应该和 row3.0有关。Y

12、COUNTER111I*-gIal.1_lIaId1通过 74138,结合 74138 的使能端，决定每一位应该存储到哪个 74194 中。故应该有 4 个 74138存在。例如：当=00 的时候，此时的 4 位二进制数中的每一位都选择存储到第一个 74194 中。逻辑电路图如下:举例说明，当=00 的时候，第一个 74194 选择存储，此时的 74194 的状态应该是并行输入，后面的 74194 状态时的保持（保持上一个二进制数）。当按键动作结束，此时01,跳到下一个状态，第一个 74194 的状态变为保持，后面的 74194 状态变为并行输入。直观上来看，当按键动作结束时，数码管更新显示新

13、的数字。逻辑电路图连接如下：4DHt121014fpB0Bl0203CP_( (MtCPkmN:群立-杓堀信号痣北为泄新编码通过分析可以得到，上面的两列 74194 的 CP 时钟信号是不同，对应的上升触发沿是不一样的时间，才可以完成相应的功能。逻辑电路连接如下:二玩庇相电路谣发善：二dnlcin253cin4CPmiii3三个时钟信号， 分别是 74161 的 CP 以及第一列 74194 的 CP 和第二列 74194 的 CP。.0eui(S.O4nstZl邓刈S1|30S2|30S3|30.Qiitjl.uJ.:小由t5.比较电路的设计根据题目的要求，要求和自己的学号后四位 7417

14、进行比较。和 7 比较，和 4 比较,和 1 比较，和 7 比较。利用 7485 实现每一位的比较，当所有位的比较相等时，结果输出 1。逻辑电路图如下:WE二ALBO二七MJNATMMWAtHT2S3ALLKJ2BlJUJiMAACfilMl*RL倒AlFffMALBO盟MBOT-心ihGKTB3iMHAEHAGOfKij-a4ll!H( TComparator0一一SO3.Oequal_cout一一S13.1S20词rfS3l.oi6.解码电路利用老师的提供的模块实现解码， 点亮对应数码管的不同部分，正确输出对应引脚。封装结果如下:elk二rn43.peutjs冏dm111.,DJam2l.DJltnj3,0ParameterTy&eCLANODE1Efturrerated?dcMd(S?.douM，】.一.,左手|石二走汗:而女齐.pou垠LPIN_MPIM二ElVIGPIN_PBP1N_E9PlMJMfInHaaaryaaaaaryaimiBnru!BBiBVBBimvMu二丁丁T3P1H,C14尹iTfrift口、( (1nerr二VT引脚分配如下图所示:hKhhwCTKtaflAlter*2W&wg5wdUwm&A_一一户户L5Ffotfaui:；m