第九章(组合逻辑电路)

1、 第九章第九章 组合逻辑电路组合逻辑电路9.2 组合逻辑电路的设计组合逻辑电路的设计9.3 常用组合逻辑功能器件常用组合逻辑功能器件 9.1 组合逻辑电路的分析组合逻辑电路的分析数字系统电路往往由若干个逻辑电路组成，一数字系统电路往往由若干个逻辑电路组成，一般逻辑电路又可以分为组合逻辑电路和时序逻辑电般逻辑电路又可以分为组合逻辑电路和时序逻辑电路两大类。路两大类。组合逻辑电路的特点是：电路在任一时刻的输组合逻辑电路的特点是：电路在任一时刻的输出，仅决定于该时刻输入信号的某种组合值，而与出，仅决定于该时刻输入信号的某种组合值，而与该时刻以前的输入信号无关。该时刻以前的输入信号无关。 1. 1.

2、组合逻辑电路的特点组合逻辑电路的特点每一个输出变量是全部每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2、Ai） Lj= =fj（A1 1、A2 2、Ai） 组合组合逻辑逻辑电路电路A1A2AiL1L2Lj电路任一时刻的输出状态只决定于该时刻各输入状态的组电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路没有反馈通路。2.2.

3、组合逻辑电路必须满足的两个条件：组合逻辑电路必须满足的两个条件：（1 1）在功能上，输出信号的）在功能上，输出信号的1 1或或0 0状态，只取决于输入信号状态，只取决于输入信号当时的当时的1 1或或0 0状态，与输入信号过去状态无关。状态，与输入信号过去状态无关。（2 2）在电路上，输出与输入之间不存在反馈。）在电路上，输出与输入之间不存在反馈。3.3.组合逻辑电路要解决的两个基本问题：组合逻辑电路要解决的两个基本问题：（1 1）组合逻辑电路的分析组合逻辑电路的分析：对于一个给定的组合逻辑电路，：对于一个给定的组合逻辑电路，用简历函数来描述它的工作，确定该电路的逻辑功能。用简历函数来描述它的工

4、作，确定该电路的逻辑功能。（2 2）组合逻辑电路的设计组合逻辑电路的设计：对于给定的逻辑要求或逻辑函：对于给定的逻辑要求或逻辑函数，决定采用何种集成逻辑门和逻辑电路来实现。设计通数，决定采用何种集成逻辑门和逻辑电路来实现。设计通常要比分析复杂，因为实现一个逻辑函数的逻辑电路并不常要比分析复杂，因为实现一个逻辑函数的逻辑电路并不是唯一的，而且还和其它因素，如抗干扰能力、成本等有是唯一的，而且还和其它因素，如抗干扰能力、成本等有关。一般说来，总是希望采用最少的器件来实现所需的逻关。一般说来，总是希望采用最少的器件来实现所需的逻辑函数。辑函数。4.4.组合逻辑电路分析与设计的一般步骤：组合逻辑电路分

5、析与设计的一般步骤： 组合逻辑电路的分析就是对一个给定的逻辑电路，找出组合逻辑电路的分析就是对一个给定的逻辑电路，找出其输出与输入之间的逻辑关系，弄清楚它的逻辑功能的过程。其输出与输入之间的逻辑关系，弄清楚它的逻辑功能的过程。分析组合逻辑电路的步骤如下：分析组合逻辑电路的步骤如下： 由电路图写出输出端的逻辑表达式；由电路图写出输出端的逻辑表达式； 化简、变换逻辑表达式；化简、变换逻辑表达式； 列出真值表；列出真值表； 评述逻辑功能。评述逻辑功能。 分析过程一般包含以下几个步骤：分析过程一般包含以下几个步骤：例：例：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。

6、组组合合逻逻辑辑电电路路逻逻辑辑表表达达式式最最简简表表达达式式真真值值表表逻逻辑辑功功能能化化简简变变换换例题解：例题解：例题解：例题解：为异或门为异或门例题解：例题解：为或运算为或运算例：例：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。&1ABCLP&1ABCLP解：解：（3）由表达式列出真值表。）由表达式列出真值表。ABCP CPBPAPL ABCCABCBABCA CBAABCCBAABCCBAABCL )( （4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致三个变量不一致时，输出为时，输出为“1”，所以这个，所以这个

7、电路称为电路称为“不一致电路不一致电路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表（1）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量P）。）。（2）化简与变换：）化简与变换：例题：例题：组合逻辑电路的设计就是根据给定的逻辑要求设计逻辑电组合逻辑电路的设计就是根据给定的逻辑要求设计逻辑电路，其步骤如下：路，其步骤如下： 根据设计要求列出真值表；根据设计要求列出真值表； 由真值表写出逻辑表达式；由真值表写出逻辑表达式； 化简、变换逻辑表达式；化简、变换逻辑表达式； 画出逻辑电路图。画出

8、逻辑电路图。例：例：设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。解：解：（1 1）列真值表：）列真值表：（3）用卡诺图用卡诺图化简。化简。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00010111 L三人表决电路真值表三人表决电路真值表ABC0000111110 A B C11110000实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）表表达达式式ACBCABL （5 5）如果，要求用与非门实现该逻辑电路，就应将表）如果

9、，要求用与非门实现该逻辑电路，就应将表达式转换成达式转换成与非与非与非与非表达式：表达式： 画出逻辑图。画出逻辑图。 ACBCABACBCABL &1LABCBC&A&L&得最简与得最简与或表达式：或表达式：（4）画出逻辑图）画出逻辑图:例题：例题：设计一个能把表示数015的四位二进制代码变换成为循环码的码组变换电路。解：解：列真值表列真值表解：解：画出卡诺图，求最简与或表达式画出卡诺图，求最简与或表达式解：解：画出卡诺图，求最简与或表达式画出卡诺图，求最简与或表达式解：解：画出卡诺图，求最简与或表达式画出卡诺图，求最简与或表达式解：解：画出卡诺图，求最简与或表

10、达式画出卡诺图，求最简与或表达式解：解：作出逻辑电路图作出逻辑电路图例：例：解：解：（1）列真值表：）列真值表：（2）由真值表写出各输出）由真值表写出各输出的逻辑表达式：的逻辑表达式：00IL 101IIL 2102IIIL 输输 出出输输 入入0 0 01 0 00 1 00 0 10 0 01 0 1 0 0 1L0 L1 L2I0 I1 I2真真 值值 表表设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是

11、日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现 （4）画出逻辑图：）画出逻辑图：00IL 101IIL 2102102IIIIIIL &I01I2I0L1LL2（3）根据要求，将上式转换为与非表达式：）根据要求，将上式转换为与非表达式：例：例：真真 值值 表表输出（输出（8421码）码）输出（余输出（余3码）码）0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0

12、 0 01 0 0 11 0 1 01 0 1 11 1 0 0L3 L2 L1 L0A3 A2 A1 A0设计一个将余设计一个将余3码变换成码变换成8421码的组合逻辑电路。码的组合逻辑电路。解：解：（1）根据题目要求，列出真值表：）根据题目要求，列出真值表：3LA1A3A2A001000000012LA1A3A2A0000100111001301202001222 AAAAAAAAAAAAAAAAL 1300323033AAAAAAAAAAL1123 （2）用卡诺图进行化简。（注意利用无关项）用卡诺图进行化简。（注意利用无关项）1LA1A3A2A010100001100LA1A3A2A00

13、11001101000AL 0110011AAAAAAL 00AL 011AAL 013012022 AAAAAAAAL 0323AAAAAL13 1=111&A0A1A2A3L0L1L2L3 （3）由逻辑表达式画出逻辑图。）由逻辑表达式画出逻辑图。逻辑表达式：逻辑表达式：小结小结1. 逻辑代数是分析和设计逻辑电路的工具。应熟记基本公式与基本规则。2可用两种方法化简逻辑函数，公式法和卡诺图法。 公式法是用逻辑代数的基本公式与规则进行化简，必须熟记基本公式和规则并具有一定的运算技巧和经验。 卡诺图法是基于合并相邻最小项的原理进行化简的，特点是简单、直观，不易出错，有一定的步骤和方法可循。

14、3组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。4组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式化简和变换逻辑表达式列出真值表确定功能。5组合逻辑电路的设计步骤为：根据设计求列出真值表写出逻辑表达式(或填写卡诺图) 逻辑化简和变换画出逻辑图3.11 用三个异或门和三个与用三个异或门和三个与门门实现下列实现下列逻辑关系：逻辑关系：CBAW CBABCAX CBACABY)( ABCZ 3.14 试用与非门设计试用与非门设计个组合逻辑电路，个组合逻辑电路，它接收四位二进制数它接收

15、四位二进制数B3、B2、B1、B0，仅当仅当2B3B2B1B07时，输出时，输出Y才为才为1。3.15 试用与非门设计一个组合逻辑电路，试用与非门设计一个组合逻辑电路，它接收一位它接收一位8421BCD码码B3、B2、B1、B0，仅当仅当2B3B2B1B07时，输出时，输出Y才为才为1。q加法器加法器q半加器半加器q全加器全加器q数字比较器数字比较器q1位数字比较器位数字比较器q2位数字比较器位数字比较器q集成集成4位数字比较器位数字比较器q 编码器编码器q 译码器译码器9-3-1 9-3-1 加法器加法器半加器：只求本位的和，不管低位送来的进位数。半加器：只求本位的和，不管低位送来的进位数。

16、1. 1. 半加器半加器半加器符号半加器符号2. 2. 全加器全加器全加器：不但考虑两个待全加器：不但考虑两个待加数，而且需要考虑低位加数，而且需要考虑低位的进位数。的进位数。全加器全加器全加器逻辑图全加器逻辑图全加器符号全加器符号例题：例题：9-3-2 9-3-2 数字比较器数字比较器数字比较器的逻辑关系：q ABq AB：A=1，B=0q ABB1 1B B0 0）q 先比较最高位：q A A1 1=1=1，B B1 1=0=0，则，则A A1 1A A0 0BB1 1B B0 0为真为真q A A1 1=0=0，B B1 1=1=1，则，则A A1 1A A0 0BB1 1B B0 0为

17、假为假q A A1 1=B=B1 1q A A0 0=1=1，B B0 0=0=0，则，则A A1 1A A0 0BB1 1B B0 0为真为真q A A0 0=0=0，B B0 0=1=1，则，则A A1 1A A0 0BB1 1B B0 0为假为假q 其它情况：其它情况：A A1 1A A0 0BB1 1B B0 0为假为假2 2位数字比较器（位数字比较器（A A1 1A A0 0BB1 1B B0 0）2 2位数字比较器（位数字比较器（A A1 1A A0 0BBB1 1B B0 0比较中的变量比较中的变量A A1 1、B B1 1和和A A0 0、B B0 0取值互取值互换，即可得到其

18、逻辑表达式：换，即可得到其逻辑表达式：编码编码将某一特定的逻辑信号变换将某一特定的逻辑信号变换为二进制代码。为二进制代码。 能够实现编码功能的能够实现编码功能的逻辑部件称为编码器。逻辑部件称为编码器。9-3-3 编码器编码器1. 1. 二二- -十进制编码器十进制编码器二-十进制编码器是将十进制数码09编成二进制代码的电路。输入的是09十个数码，输出的是对应的四位二进制代码。这些二进制代码又称二-十进制代码，简称BCD(Binary-Coded-Decimal )码。 8421BCD编码器的真值表编码器的真值表 I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y01 10 00 00 00

19、 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 00 00 00 01 11 10 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 00 00 00 01 10 00 00 00 00 01 10 01 10 00 00 00 00 00 01 10 00 00 00 01 11 10 00 00 00 00 00 00 00

20、 01 10 00 00 01 11 11 10 00 00 00 00 00 00 00 01 10 01 10 00 00 00 00 00 00 00 00 00 00 00 01 11 10 00 01 1表达式表达式8421BCD码编码器逻辑电路图码编码器逻辑电路图 例：例：设计一个键控设计一个键控8421BCD8421BCD码编码器。码编码器。SSSSSSSSSS56789ABCD41k103CC12V098SSA 7654SSSSB 解：解：（1 1）列出真值表：）列出真值表：输输 入入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0A B C D98SS 7

21、654SSSS 1 1 1 1 1 1 1 1 1 0 0 0 0 01 1 1 1 1 1 1 1 0 1 0 0 0 11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1（2）由真值表写出各输出的逻辑表达式为：）由真

22、值表写出各输出的逻辑表达式为：76327632SSSSSSSSC 97539753SSSSSSSSSSD 1198SSA 7654SSSSB 7632SSSSC 9753SSSSSD1 重新整理得：重新整理得：（3 3）由表达式）由表达式画出逻辑图：画出逻辑图：SSSSSSSSSS5678941k103CC12V0&AB&C&D&0 01 11 10 00 0EWB举例举例-编码器编码器（4 4）增加）增加控制使能标志控制使能标志GS ：SSSSSSSSSS6V&CGSCC&710&A&351k10D49B&812输输 入

23、入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0

24、 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 10SDCBAGS 2. 2. 二进制编码器二进制编码器I0I1I2I3Y1Y01 10 00 00 00 00 00 01 10 00 00 01 10 00 01 10 01 10 00 00 00 01 11 11 1输输 出出输输 入入0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0

25、00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7 3 3位二进制编码器真值表位二进制编码器真值表8线线3线编码器：线编码器：3位二进制编码器位二进制编码器:8个输入端，个输入端，3个输出端。个输出端。765IIIIA42 76321IIIIA 75310IIIIA A&1&A0A216II1I2141II1II1I1131057 由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路：用门电路实现逻辑电路：3 3优先编码器优先编码器输输 入入输输 出出EI I0 I1 I

26、2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 10 0 0 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1允许同时输入两个以允许同时输入两个以上信号，并按优先级上信号，并按优先级输出。输出。集成优先编码器举例集成优先编码器举例74148（8线线-3线）线）注意：该电

27、路为反码输出。注意：该电路为反码输出。EI为使能输为使能输入端入端(低电平有效低电平有效)，EO为使能输出端为使能输出端(高电平有效高电平有效) ，GS为优先编码工作标志为优先编码工作标志(低电平有效低电平有效)。 7IEII1I2I543I6IIA01A2AEOGS0I1111111111111111&101591113121361416EO74148GND8Vcc7（b）524I5II7I64EI1AA20AI1I23I0IGS编码器的扩展编码器的扩展用两片用两片7414874148优先编码器串行扩展实现的优先编码器串行扩展实现的1616线线4 4线优先编码器线优先编码器0I1I2

28、I3I4I5I6I7IA2A1A0GSEOEI7 74 41 14 48 8( (2 2) )I01I2II3I4I56I7IA21A0AGSEOEI7 74 41 14 48 8( (1 1) )1X2XX560X7XX3XX4X14915X813XX10XX1112XXEOEI00&YY2&YGSY3&14编码器的应用72I0I1A6I5I4II3I0I7 74 41 14 48 8AEIEOGS21AII457I162III03II11I98IY0Y1Y2Y3&GGGG1234组成组成8421BCD 编码器编码器将输入代码转换成特定的输出信号将输入代码转换

29、成特定的输出信号9-3-4 译码器译码器1. 21. 2线线-4-4线译码器线译码器输输 出出输输 入入1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 01 0 0 00 0 10 1 00 1 1Y0 Y1 Y2 Y3 EI A B2 2线线4 4线译码器真值表线译码器真值表BAEIY 0BAEIY 1BAEIY 2ABEIY 3111ABEI&Y0Y1Y2Y3EWB举例举例-译码器译码器画出逻辑电路图：画出逻辑电路图：写出各输出函数表达式：二进制译码器二进制译码器74138741383 3线线8 8线译码器线译码器输输 入入输输 出出G1 G2A G2BA2 A

30、1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 02. 32. 3线线-8-8线译码器线译码

31、器&Y4Y5Y6Y73&2&Y0&Y1YYA0A1A2G1G2AG2B&1111111 74LS138集成译码器逻辑图集成译码器逻辑图 74LS138集成译码器引脚图和逻辑符号集成译码器引脚图和逻辑符号 74LS138 74LS138集成译码器译码器输出与输入之间的逻集成译码器译码器输出与输入之间的逻辑关系：辑关系： 74LS138译码器的真值表译码器的真值表 例题：试用例题：试用3/83/8线译码器线译码器74LS13874LS138和与非门实现逻辑函数和与非门实现逻辑函数 例题：用例题：用3/83/8线译码器线译码器74LS13874LS138和与非

32、门实现逻辑函数和与非门实现逻辑函数 &Y4Y5Y6Y73&2&Y0&Y1YY9Y&Y8&13012A11AA1A11113. 8421BCD3. 8421BCD译码器译码器74427442输输 出出输输 入入0 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11

33、 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A04 4线线-10-10线译码器线

34、译码器74427442真值表真值表4. 4. 数字显示译码器数字显示译码器数字显示器分类：数字显示器分类： 按显示方式分，有字型重叠式、按显示方式分，有字型重叠式、点阵式、分段式等。点阵式、分段式等。 按发光物质分，有发光二极管按发光物质分，有发光二极管(LED)(LED)式、荧光式、液晶显示等。式、荧光式、液晶显示等。（1 1）七段式）七段式LEDLED显示器显示器fabcdegDPCOMdcDPefCOMbagCOMabcdefgDP 共阳极： 共阴极：COMabcdefgDPb c dagfeA3A2A1A07448LTRBIBI/RBO 七段显示译码器七段显示译码器7448 7448是

35、一种与是一种与共阴极共阴极数字显示数字显示器配合使用的集成译码器。器配合使用的集成译码器。（2 2）LEDLED显示器有两种结构：显示器有两种结构：7448的逻辑功能：（1）正常译码显示。）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数时，对输入为十进制数l15的二进制的二进制码（码（00011111）进行译码，产生对应的七段显示码。）进行译码，产生对应的七段显示码。（2）灭零。）灭零。当当LT=1，而输入为，而输入为0的二进制码的二进制码0000时，只有当时，只有当RBI =1时，才产时，才产生生0的七段显示码的七段显示码,如果此时输入如果此时输入RBI =0 ，则译码器的则译

36、码器的ag输出全输出全0，使显，使显示器全灭；所以示器全灭；所以RBI称为灭零输入端称为灭零输入端。（3）试灯。）试灯。当当LT=0时，无论输入怎样，时，无论输入怎样，ag输出全输出全1，数码管七段全亮。由，数码管七段全亮。由此可以检测显示器七个发光段的好坏。此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。称为试灯输入端。（4）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。可以作输入端，也可以作输出端。 作输入使用时，如果作输入使用时，如果BI=0时，不管其他输入端为何值，时，不管其他输入端为何值，ag均输出均输出0，显示，显示器全灭。因此器全灭。因此BI称为称为灭灯输入端灭灯输入端。 作输出端使用时，受控于作输出端使用时，受控于RBI。当。当RBI=0，输入