第三章双极型逻辑集成电路

1、1第三章第三章 双极型逻辑集成电路双极型逻辑集成电路23-1 TTL与非门电路与非门电路(P6778) TTL（Transistor Transistor Logic）晶体管晶体管逻辑集成电晶体管晶体管逻辑集成电路是双极型集成电路的基础，是集成路是双极型集成电路的基础，是集成电路产生最早的产品。电路产生最早的产品。3 思考题思考题1.各种结构的各种结构的TTL与非门单元电路各自的与非门单元电路各自的特点是什么？特点是什么？2.各种结构的各种结构的TTL与非门单元电路中各个与非门单元电路中各个元器件的作用是什么？元器件的作用是什么？43.1.1 两管单元两管单元TTL与非门与非门1. 结构和工作

2、原理结构和工作原理VCCFR2R1ABCT1T2开态：输入全为高电开态：输入全为高电 平或浮空平或浮空F=A.B .C T1 反向有源反向有源 T2 饱和饱和 输出低电平输出低电平关态：输入有低电平关态：输入有低电平 T1 深饱和深饱和 T2 截止截止 输出高电平输出高电平53.1.1 两管单元两管单元TTL与非门与非门2. 电压传输特性电压传输特性VCCFR2R1ABCT1T201234VoVi0.80.4单位单位:V63.1.1 两管单元两管单元TTL与非门与非门3. 抗干扰能力抗干扰能力VCCFR2R1ABCT1T201234VoVi0.80.4单位单位:VVOH=VCC-IOH.R2

3、3.6VVOL= VCES2 0.3VVL= VOH VOL 3.3VVIL=Vbe2 Vces1 0.55VVIH=Vbe2+Vbc1Vbe1 0.7VVW = VIH - VIL 0.15VVNML = VIL - VOL 0.25VVNMH = VOH - VIH 2.9VVILVIHVOHVOLVLVWVOLVNMLVOHVNMHVDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax73.1.1 两管单元两管单元TTL与非门与非门4. 负载能力负载能力VCCFR2R1ABCT1T2VCCFR2R1ABCT1T2VCCFR2R1ABCT1T2IIL=VC

4、C Vbes1R1IIH值较小值较小 (A)影响因素多影响因素多输出低电平时：输出低电平时： IR1=S(IR2+ NOL.IIL ) 输出高电平时：输出高电平时： VOH = VCC - NOH.IIH .R2 NO383.1.1 两管单元两管单元TTL与非门与非门5. 瞬态特性瞬态特性VCCFR2R1ABCT1T2截止过程：截止过程：由于多射极晶体管由于多射极晶体管T1的反抽作的反抽作用，用，T2迅速截止，输出电平上迅速截止，输出电平上升速度主要取决于升速度主要取决于IR2和负载电和负载电容的大小。容的大小。容性负载能力差。容性负载能力差。导通过程导通过程:导通速度取决于输出晶体管导通速度

5、取决于输出晶体管T2基极驱动电流和负载电容基极驱动电流和负载电容大小。前者一般较小，导通大小。前者一般较小，导通速度慢。速度慢。93.1.1 两管单元两管单元TTL与非门与非门6. 常用单元电路形式常用单元电路形式VCC（a）VCC（b）VCC（c） 由于上述缺点，该两管单元没能被以单块由于上述缺点，该两管单元没能被以单块集成电路形式应用到市场。集成电路形式应用到市场。 但是，由于此单元简单的特点，常以单元但是，由于此单元简单的特点，常以单元电路形式被应用在中大规模集成电路中。电路形式被应用在中大规模集成电路中。图图(b)提高了本级门低电平抗干扰能力，同时也提高了本级门低电平抗干扰能力，同时也

6、使输出低电平抬高。因此对后级门有一定要求。使输出低电平抬高。因此对后级门有一定要求。图图(c)输出高电平被箝位，使输出逻辑摆幅变低，输出高电平被箝位，使输出逻辑摆幅变低，提高电平转换速度。静态功耗将增大。提高电平转换速度。静态功耗将增大。103.1.2 三管单元三管单元TTL与非门与非门1. 结构、工作原理及特性结构、工作原理及特性VCCFR2R1ABCR3T1T2T3D开态：输入全为高电开态：输入全为高电 平或浮空平或浮空 T1 反向有源反向有源 T2 、 T3饱和饱和 输出低电平输出低电平关态：输入有低电平关态：输入有低电平 T1 深饱和深饱和 T2 、 T3截止截止 输出高电平输出高电平

7、T2的作用：的作用： 提高抗干扰能力；提高抗干扰能力； 加快导通速度。加快导通速度。D 的作用：的作用： 加快加快T3退饱和；退饱和； 控制控制T3饱和度。饱和度。R3 的作用：的作用： 为为T3提供泄放通路提供泄放通路 负载能力仍差（尤负载能力仍差（尤其容性负载）其容性负载）113.1.2 三管单元三管单元TTL与非门与非门2. 常用单元电路形式常用单元电路形式VCCFT1RT3VCCFVCCF（a）（b）（c）图图(b)输出高电平被箝位输出高电平被箝位 降低输出的逻辑摆幅降低输出的逻辑摆幅图图(c)将二极管将二极管D改为电阻改为电阻R。 R=0时时, T3不饱和，速度快，但低电平驱动差。不

8、饱和，速度快，但低电平驱动差。 R=时，时，属于属于OC门，门，速度慢，低电平驱动强。速度慢，低电平驱动强。 一般可取一般可取R=100（抗饱和与非门）（抗饱和与非门） 三管单元仍没能被以单块集成电路形式应三管单元仍没能被以单块集成电路形式应用到市场，而是常以单元电路形式被应用在中大用到市场，而是常以单元电路形式被应用在中大规模集成电路中。规模集成电路中。123.1.3 四管单元四管单元TTL与非门与非门VCCFR2R1ABCR3T1T2T3DT4R4开态：输入全为高电开态：输入全为高电 平或浮空平或浮空 T1 反向有源反向有源 T2 、 T4饱和饱和 T3截止截止 输出低电平输出低电平关态：

9、输入有低电平关态：输入有低电平 T1 深饱和深饱和 T2 、 T4截止截止 T3正向导通正向导通 输出高电平输出高电平T3 、T4：构成推挽输出，负载构成推挽输出，负载能力加强能力加强二极管二极管D：防止防止T3 、T4同时导通同时导通SN54/74和和SN54L/74L系列系列 内部驱动门时，可以取内部驱动门时，可以取R4=0, 以便加快速度以便加快速度电阻电阻R4：起限流作用起限流作用133.1.4 五管单元五管单元TTL与非门与非门VCCFR2R1ABCR3T1T2T3T4R5T5R4开态：输入全为高电开态：输入全为高电 平或浮空平或浮空T1 反向有源，反向有源，T2 、 T5饱和，饱和

10、，T3正向导正向导通，通，T4截止截止 输出低电平输出低电平关态：输入有低电平关态：输入有低电平T1 深饱和，深饱和，T2 、 T5截止，截止， T3 、T4正向正向导通导通 输出高电平输出高电平T3 、T4：达林顿结构，达林顿结构，与与T5构成推挽输出，进构成推挽输出，进一步加强驱动能力；一步加强驱动能力；电阻电阻R4 ：为为T4提供泄放提供泄放电荷通路；电荷通路；电阻电阻R5：起限流作用。起限流作用。SN54H/74H系列系列 做内部驱动门时，可以做内部驱动门时，可以取取R5=0, 以便加快速度以便加快速度143.1.5 六管单元六管单元TTL与非门与非门VCCFR2R1ABCRbT1T2

11、T3T4R5T5R4RcT6T6 网络网络(T6 Rb Rc)1.缩短导通时间和截止时间，缩短导通时间和截止时间，提高了速度。提高了速度。2.同时使电压传输特性曲线同时使电压传输特性曲线矩形化，增强抗干扰能力。矩形化，增强抗干扰能力。ViVo00.6v 1.3v斜率斜率=R2R3三、四、五管单元三、四、五管单元153.1.6 STTL与非门与非门 在六管单元基础在六管单元基础上，将进入饱和区工上，将进入饱和区工作的晶体管都加上肖作的晶体管都加上肖特基二极管箝位（采特基二极管箝位（采用抗饱和晶体管），用抗饱和晶体管），减少存储电荷，提高减少存储电荷，提高速度。但速度。但VOL略有上升。略有上升。

12、VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6 SN54S/74S系列系列163.1.7 LSTTL与非门与非门1.基本结构基本结构 SN54LS/74S系列系列1.将多射极晶体管改为肖特将多射极晶体管改为肖特基二极管基二极管(响应快响应快)，提高速，提高速度，减小度，减小IIH。但是抗干扰能。但是抗干扰能力下降。力下降。2.将电阻将电阻R4由接地改为接输由接地改为接输出，降低功耗。出，降低功耗。在在STTL单元基础上改进：单元基础上改进：3.将所有电阻阻值加大，降将所有电阻阻值加大，降低功耗。牺牲一定速度。低功耗。牺牲一定速度。VCCFR2R1ABCRbT2T3T4R5T5R

13、4RcT64.增加两个反馈二极管，加增加两个反馈二极管，加快负载电容放电，并加快快负载电容放电，并加快T5管导通，提高速度。管导通，提高速度。173.1.7 LSTTL与非门与非门2. 输入端改进输入端改进 SN54ALS/74ALS系列系列VCCR1ABCT2提高抗干提高抗干扰能力扰能力提高泄提高泄放速度放速度ABCT2VCCR1极大地减小极大地减小了输入端路了输入端路电流电流IIL183.1.8 习题习题 P83:4.2 四管单元四管单元TTL影响速度、功耗、高影响速度、功耗、高电平、低电平的因素电平、低电平的因素4.3 两管单元两管单元TTL的电源电流的电源电流4.7 LSTTL驱动同类

14、负载问题驱动同类负载问题193-2 TTL与非门的与非门的逻辑扩展逻辑扩展20 思考题思考题1. 各种各种TTL基本门的功能是如何实现的基本门的功能是如何实现的？2. 什么是什么是OCOC门？它解决了什么问题？应用门？它解决了什么问题？应用时应注意什么？时应注意什么？3.什么是三态门？它解决了什么问题？与什么是三态门？它解决了什么问题？与OCOC门有何不同？门有何不同？213.2.1 TTL与非门与非门/非门（倒向器）非门（倒向器） nand/invVCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6VCCFR2R1ARbT1T2T3T4R5T5R4RcT6223.2.2 TTL与门

15、与门/缓冲器缓冲器 and /bufferVCCFR2RbT2T3T4R5T5R4RcT6R1ABCT2T1R2R1AR3T1T2T3DVCCFR4R5T4T5DT6R6233.2.3 TTL与或非门与或非门/或非门或非门 aoixxx /norVCCFR2R11A1RbT11T3T4R5T5R4RcT6A2T12R12T21T22VCCFR2R11A1B1C1RbT11T3T4R5T5R4RcT6A2B2T12R12T21T22243.2.4 TTL与或门与或门/或门或门 aoxxx /orVCCFR2R11A1RbT11T3T4R5T5R4RcT6A2T12R12T21T22T2R2DVC

16、CFR2R11A1B1C1RbT11T3T4R5T5R4RcT6A2B2T12R12T21T22T2R2D253.2.5 TTL异或门异或门/异或非门异或非门 xor /nxorVCCFABVCCFAB263.2.6 TTL OC门（门（Open Collector）1.基本结构基本结构VCCFR1ABCT1T2VCCFR2R1ABCR3T1T2T3VCCFR2R1ABCRbT1T2T5RcT6273.2.6 TTL OC门（门（Open Collector）2.基本应用基本应用YRLVCCVCCVCCVCCYVCCVCCVCC283.2.7 TTL 三态门三态门输出有三种状态：输出有三种状态

17、：0, 1, ZVCCMGVCCFAB基本门基本门控制门控制门CDFABEBUSG1G2G3应用示例应用示例293.2.8 习题习题 P8488:4.9 、 4.10 、 4.11 、 4.12 、 4.13(b) 、 4.15 、 4.16 逻辑扩展逻辑扩展4.14 应用问题应用问题303-3 单管逻辑门电路单管逻辑门电路31 思考题思考题1. 单管逻辑门的工作原理是什么？单管逻辑门的工作原理是什么？2.单管逻辑门运用特点是什么？级连时单管逻辑门运用特点是什么？级连时应注意什么？应注意什么？323.3.1 单管禁止门单管禁止门A为为0时，禁止时，禁止B信号信号B为为1时，禁止时，禁止A信号信

18、号VCCRLTABFABF001011100111F = A BABFABF333.3.2 单管串级与非门单管串级与非门 与单管禁止门相比较：由与单管禁止门相比较：由单发射极改为多发射极，多发单发射极改为多发射极，多发射级的输入信号之间是射级的输入信号之间是“与与”的关系。的关系。VCCRLTABFCF = A BCABFC343.3.3 单管逻辑门的逻辑扩展单管逻辑门的逻辑扩展 1. C1-E2 连接连接F1 = A1 B1 C1 VCCRLB2F2A1B1C1A2F1 = A2 A1 B1 C1 + A2 B2F2A2B1C1B2A1F2 = A2 B2 F1 353.3.3 单管逻辑门的

19、逻辑扩展单管逻辑门的逻辑扩展2. C1-C2 “线与线与”F = A1 B1 C1 + A2 B2 C2 FA1B2C2A2C1B1VCCRLFA1B1C1A2B2C2363.3.3 单管逻辑门的逻辑扩展单管逻辑门的逻辑扩展3. E1-E2连结连结RLAAFRLFOPVCCAAFFOPF = A OPF = A OP373.3.3 单管逻辑门的逻辑扩展单管逻辑门的逻辑扩展 4. C1-B2 连接连接VCCRLT2B2FC2T1A1B1C1FA1B1C1B2C2F = A1 B1 C1 B2 C2 383.3.3 单管逻辑门的逻辑扩展单管逻辑门的逻辑扩展5.异或非门异或非门F = A BABFV

20、CCRLABF393.3.4 单管逻辑门运用特点和级连问题单管逻辑门运用特点和级连问题1.输入端口的输入端口的电流电流不同不同VCCRLTABFVCCRLTABFVCCRLTABFIE0=IB1+IC0VCCRLTABFVCCRLTABFVCCRLTABFVCCRLTABFVCCVCC403.3.4 单管逻辑门运用特点单管逻辑门运用特点2.输出低电平逐级提高输出低电平逐级提高VCCRLTABFVCCRLTABFVC0=VE0 + VCES应注意不要高应注意不要高于后级的阈值于后级的阈值电压。电压。必要时必要时后级应采用高后级应采用高阈值门将输出阈值门将输出低电平降低。低电平降低。VCCFA高阈

21、值门高阈值门VCCRLTABF413.3.4 单管逻辑门运用特点单管逻辑门运用特点3.驱动基极负载时输出高电平会被后级箝位驱动基极负载时输出高电平会被后级箝位VCCRLTABFVB1=VE0 + VBE 这时与基极这时与基极负载之间应加隔负载之间应加隔离管离管。 若驱动多个若驱动多个负载，会有枪电负载，会有枪电流现象。流现象。VCCFRLTABVCCFRLTABVCCVCC423.3.5 习题习题 P8488:4.8 、 4.13(a) 逻辑扩展及应用逻辑扩展及应用433-4 TTL功能集成功能集成电路举例电路举例44 思考题思考题1. 集成电路一般组成结构中可分为集成电路一般组成结构中可分为

22、几部分？各部分的特点是什么？几部分？各部分的特点是什么？2. 集成电路设计与电子线路设计有集成电路设计与电子线路设计有何不同？何不同？453.4.1 集成的一般组成结构集成的一般组成结构输输入入门门输输出出门门内内部部门门输输入入端端输输入入端端463.4.2 集成主从集成主从D触发器（前沿触发）触发器（前沿触发） 1. 结构结构DRCPQQABCDEFS输入门：输入门：C,D,E,F负载轻，驱动能负载轻，驱动能力不要求过大，力不要求过大，但要有一定的抗但要有一定的抗干扰能力。干扰能力。输出门：输出门：A,B要有一定的驱要有一定的驱动能力。动能力。473.4.2 集成主从集成主从D触发器（前沿

23、触发）触发器（前沿触发） 2. 电路电路SRCPDQQVCCVCC483.4.3 集成主从集成主从J-K触发器（后沿触发）触发器（后沿触发） 1. 结构结构JKRCPQQA1CDA2B2B1Stpd(C,D) tpd(A1A2, B1B2)C,D采用采用OC门；门；A1A2 , B1B2采用采用有源泄放网络。有源泄放网络。493.4.3 集成主从集成主从J-K触发器（后沿触发）触发器（后沿触发） 2. 电路电路QQSRJKCPA1A2B1B2CDT0AT0B503.4.4内部集成主从内部集成主从J-K触发器（后沿触发）触发器（后沿触发） 1. 结构及变换结构及变换JK RCPQQABCMEFH

24、GDMJK RCPABCDEFHGMQQ门门C和门和门D分别与门分别与门M构成单管构成单管禁止门；禁止门；门门E和门和门G,门门F和门和门H分别构成分别构成单管串级单管串级与非门。与非门。*复位端复位端R暂不考虑暂不考虑513.4.4内部集成主从内部集成主从J-K触发器（后沿触发）触发器（后沿触发） 2. 电路电路克服抢电流克服抢电流QABQCMDMEGFHJKCPVCCQBAQDMCMEGFHJKCPVCC523.4.4内部集成主从内部集成主从J-K触发器（后沿触发）触发器（后沿触发） 3. 电路电路电平匹配电平匹配RJVCCKVCCCPVCCQQJKCPDMCMEGFHVCCVCCVCC5

25、33.4.5 九位奇偶检测电路九位奇偶检测电路 1. 结构结构abcdefghiENOddEven543.4.5 九位奇偶检测电路九位奇偶检测电路 2. 电路电路ENOddEvenghifeabcd低电平匹配，保证逻辑正确低电平匹配，保证逻辑正确高电平箝位，提高转换速度高电平箝位，提高转换速度输入缓冲门：输入缓冲门：1.减轻前级负载减轻前级负载2.单管逻辑隔离单管逻辑隔离高阈值门恢复低电平高阈值门恢复低电平553.4.5可预置数的二进制四位同步计数器可预置数的二进制四位同步计数器 1. 结构结构 Load 数据数据 清零清零 数据数据 CK 数据数据 数据数据 P T寄存输入寄存输入 A RD

26、 B 时钟时钟 C D 允许输入允许输入QA QB QC QD 进位输出进位输出QRDJ CP KQRDJ CP KQRDJ CP KQRDJ CP K563.4.5可预置数的二进制四位同步计数器可预置数的二进制四位同步计数器 2. 电路电路573-5 TTL集成电路集成电路版图设计版图设计58 思考题思考题1. 集成电路版图设计为什么非常重要？集成电路版图设计为什么非常重要？2.版图设计基本尺寸分为哪两大类？影版图设计基本尺寸分为哪两大类？影响它们的因素有哪些？响它们的因素有哪些？3.晶体管图形尺寸与哪些因素有关？晶体管图形尺寸与哪些因素有关？4.扩散电阻条宽如何确定？扩散电阻条宽如何确定？

27、5.隔离区如何划分？隔离区如何划分？593.5.1 集成电路版图设计的重要性集成电路版图设计的重要性 集成电路版图就是集成电路制作过程集成电路版图就是集成电路制作过程中所需要的光刻掩膜版的设计图，是在考中所需要的光刻掩膜版的设计图，是在考虑工艺条件的基础上确定了集成电路中每虑工艺条件的基础上确定了集成电路中每个器件的形状、尺寸、位置、及器件之间个器件的形状、尺寸、位置、及器件之间的连接关系和连线宽度。的连接关系和连线宽度。 因此，集成电路版图对集成电路功能因此，集成电路版图对集成电路功能的正确性、性能的好坏起着决定性作用。的正确性、性能的好坏起着决定性作用。603.5.2 TTL集成电路版图设

28、计的一般过程集成电路版图设计的一般过程 1.了解工艺流程及工艺参数，了解工艺流程及工艺参数，掌握（确定）掌握（确定）设计规则设计规则； 2. 根据电路参数要求进行定性和定量分析，根据电路参数要求进行定性和定量分析，确定电路结构和各个元器件的工作参数；确定电路结构和各个元器件的工作参数； 3. 按器件参数要求，根据设计规则按器件参数要求，根据设计规则设计各元设计各元件的基本图形和基本尺寸；件的基本图形和基本尺寸；613.5.2 TTL集成电路版图设计的一般过程集成电路版图设计的一般过程（续）（续） 4. 划分隔离区：划分隔离区：处于外延层的电极的电位相处于外延层的电极的电位相同的晶体管可以放在同

29、一个隔离区，二同的晶体管可以放在同一个隔离区，二极管按晶体管的原则处理，电阻要根据极管按晶体管的原则处理，电阻要根据类型遵循隔离原则；类型遵循隔离原则；5.布局布线：布局布线：相关器件靠近，热量分布均匀，相关器件靠近，热量分布均匀，布线要短，适当调整器件图形，面积要布线要短，适当调整器件图形，面积要小，接近方形，满足封装要求。小，接近方形，满足封装要求。623.5.3 版图设计规则的基本内容版图设计规则的基本内容 版图设计规则是版图设计过程中要遵守的版图设计规则是版图设计过程中要遵守的各层掩膜图形的各层掩膜图形的最小线宽最小线宽及相关掩膜图形之间及相关掩膜图形之间的的最小间距最小间距，它代表了

30、工艺实现的水平，但不它代表了工艺实现的水平，但不是唯一设计尺寸。是唯一设计尺寸。 最小线宽一般包括：最小线宽一般包括：金属布线层的最小宽金属布线层的最小宽度，引线孔、通孔的最小宽度，各种扩散区的度，引线孔、通孔的最小宽度，各种扩散区的最小宽度等。最小宽度等。 最小间距一般包括：最小间距一般包括：同层掩膜版中相邻图同层掩膜版中相邻图形之间的最小间距和不同层相关掩膜版图形之形之间的最小间距和不同层相关掩膜版图形之间的最小间距。如基区扩散最小间距、发射区间的最小间距。如基区扩散最小间距、发射区扩散与基区扩散最小套刻间距等。扩散与基区扩散最小套刻间距等。633.5.3 版图设计规则的基本内容版图设计规

31、则的基本内容1.影响影响最小线宽的最小线宽的因素：因素： 制版能力：制版能力： 制版设备、掩膜版质量、操作水平等制版设备、掩膜版质量、操作水平等 光刻水平：光刻水平： 光刻设备、光刻胶质量、操作水平等光刻设备、光刻胶质量、操作水平等 介质成分、厚度以及杂质分布均匀度等介质成分、厚度以及杂质分布均匀度等643.5.3 版图设计规则的基本内容版图设计规则的基本内容2.影响影响最小间距的最小间距的因素因素掩膜对准容差：掩膜对准容差： 掩膜容差、光刻对准容差（多次性）掩膜容差、光刻对准容差（多次性）横向扩散：横向扩散： 与与PN结深度有关结深度有关 ，具有方向性，具有方向性耗尽层宽度：耗尽层宽度： 与

32、工作电压、杂质浓度有关与工作电压、杂质浓度有关可靠性的余度：可靠性的余度： 包括其它未考虑因素包括其它未考虑因素 653.5.3 版图设计规则的基本内容版图设计规则的基本内容（续（续2）最小间距推倒示例最小间距推倒示例：P-SubN-epiP+P+PN+N+SPn+p = XMATWdc-C0.8Xje0.8XjcGminENCn+p = XMATWde-BWdc-B0.8Xje0.8XjcGminENCp-p孔孔=XMAT-2Wdc-B0.8XjcGmin663.5.4 一般一般npn晶体管的版图设计晶体管的版图设计 1.电流容量与发射区条长的关系电流容量与发射区条长的关系发射极电流集边效应

33、使得发射极电流集边效应使得:IEmax= LE-eff发射极单位有效周长最大工作电流发射极单位有效周长最大工作电流 ： 模拟电路模拟电路一般取一般取 0.040.16 mA/ m 逻辑电路逻辑电路一般取一般取 0.160.4 mA/ mLeLE-eff = 2Le673.5.4 一般一般npn晶体管的版图设计晶体管的版图设计 2.饱和压降与寄生电阻的关系饱和压降与寄生电阻的关系Vces = Vceso + Ic * rces 其中：其中：Vceso = 0.1V晶体管的图形结构、尺寸决定了晶体管的图形结构、尺寸决定了 rces683.5.4 一般一般npn晶体管的版图设计晶体管的版图设计 3.

34、频率特性与寄生电阻、电容的关系频率特性与寄生电阻、电容的关系=*1.4*( (reCe+1T2 Wb25Dnb+rces*Cc+ cVm+12rcesCjs)T比分立器件低得多比分立器件低得多693.5.5 多射级晶体管的版图设计多射级晶体管的版图设计 1.减小反向漏电流的重要性减小反向漏电流的重要性VCCFR2R1ABCT1T2 当输入端全接高当输入端全接高电平时，此输入端会电平时，此输入端会产生与输入管的基极产生与输入管的基极电流成正比的输入漏电流成正比的输入漏电流，引起前级输出电流，引起前级输出的高电平下降，严重的高电平下降，严重时会引起逻辑错误。时会引起逻辑错误。703.5.5 多射级

35、晶体管的版图设计多射级晶体管的版图设计 2.采用长脖子基区结构采用长脖子基区结构VCCFR2R1ABCT1T2（23方）方） T1反向有源时，集电结反向有源时，集电结正偏，基极电流的大部分不正偏，基极电流的大部分不进入内基区，减小了晶体管进入内基区，减小了晶体管效应。效应。713.5.5 多射级晶体管的版图设计多射级晶体管的版图设计 3.采用肖特基晶体管结构采用肖特基晶体管结构VCCFR2R1ABCT1T2 T1反向有源时，集电结反向有源时，集电结正偏，基极电流的大部分被正偏，基极电流的大部分被肖特基二极管分流，减小了肖特基二极管分流，减小了晶体管效应。晶体管效应。723.5.6 二极管的版图

36、设计二极管的版图设计 根据电路对二极管的具体要求（如二极根据电路对二极管的具体要求（如二极管的正向压降、反向击穿电压、恢复时间），管的正向压降、反向击穿电压、恢复时间），选取相应结构的二极管。选取相应结构的二极管。 根据工作电流和对寄生串连电阻的要求根据工作电流和对寄生串连电阻的要求选取相应大小的面积。选取相应大小的面积。 肖特基二极管要注意减小边缘电场集中肖特基二极管要注意减小边缘电场集中现象，以便改善击穿特性。现象，以便改善击穿特性。733.5.7 扩散电阻的版图设计扩散电阻的版图设计关键是关键是W取值取值 R = RWi=1Lin+ 2k1 + ( n - 1 ) k2RR=LLWWRR

37、+ 要求值要求值PA= W*LI2*R= R*W2I2 PAmax W I / ( )maxWIR ( / )251050100150200300IWmax (mA/ m)1.61.00.710.320.220.180.160.131.满足设计规则满足设计规则2.满足精度要求满足精度要求3.满足功耗限制满足功耗限制 R= PAmax 1/2WIIWmax =( )max743.5.8 TTL集成电路版图设计举例集成电路版图设计举例中中速中功耗八输入端与非门（有与扩展端）速中功耗八输入端与非门（有与扩展端）1.静态参数要求静态参数要求ICCL(mA)空载空载Vcc=5.5V 输入端悬空输入端悬空

38、 7ICCH(mA)空载空载Vcc=5.5V 输入端接地输入端接地 3.5IIL (mA)空载空载Vcc=5.5V 输入端接地输入端接地 1.6IIH (mA)空载空载Vcc=5.5V Vi=2.4V 0.05其它输入端接地其它输入端接地 Vi=5.5V 1IOS (mA)Vcc=5.5V Vi=0V VO=0V2080753.5.8 TTL集成电路版图设计举例集成电路版图设计举例1.静态参数要求（续）静态参数要求（续）VOH (V)Vcc=4.5V Vi=0.8V IO=-400 A 2.4VOL (V)Vcc=4.5V Vi=2.0V IOL=12.8mA 0.4NO (V)同类门同类门

39、8VIK (V)Vcc=4.5V Iic=12mA 1.5763.5.8 TTL集成电路版图设计举例集成电路版图设计举例2.工艺条件工艺条件 典型典型PN结隔离工艺结隔离工艺 P-sub =715 cm RBL =20 / epi =0.20.5 cm Wepi=57 m RB =200 / XjC=2.53 m RE =20 / XjC=1.52 m 20773.5.8 TTL集成电路版图设计举例集成电路版图设计举例3.设计规则设计规则 1.扩散区与引线孔最小套刻间距扩散区与引线孔最小套刻间距 6 2. 引线孔最小尺寸引线孔最小尺寸 10 x12 3.硼扩散区和磷扩散区最小宽度硼扩散区和磷扩

40、散区最小宽度 14 4.硼扩与磷扩最小套刻间距硼扩与磷扩最小套刻间距 8 5.硼扩、磷扩最小间距硼扩、磷扩最小间距 14 6.隔离扩散区最小宽度隔离扩散区最小宽度 16 7.元件与隔离槽最小间距元件与隔离槽最小间距 22783.5.8 TTL集成电路版图设计举例集成电路版图设计举例3.设计规则（续）设计规则（续） 8.金属线最小宽度金属线最小宽度 12 9.金属线最小间距金属线最小间距 1010.金属线与引线孔最小套刻间距金属线与引线孔最小套刻间距 4 11.钝化窗口最小尺寸钝化窗口最小尺寸 100 x10012.钝化窗口最小间距钝化窗口最小间距 10013.隔离槽与钝化窗口最小间距隔离槽与钝

41、化窗口最小间距 5014.划片道最小宽度划片道最小宽度 200793.5.8 TTL集成电路版图设计举例集成电路版图设计举例4.选定电路结构选定电路结构VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6R1与扩展与扩展803.5.8 TTL集成电路版图设计举例集成电路版图设计举例5.确定电阻阻值确定电阻阻值IIL= 1.6mAVCC Vbes1R1R1 5.5 0.71.6m=3K考虑考虑20误差，应误差，应大于大于3.6K，取取4K a)确定确定R1VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6813.5.8 TTL集成电路版图设计举例集成电路版图设计举例5.

42、确定电阻阻值确定电阻阻值 VCC Vbes1R1R4 2.1K考虑考虑20误差，应误差，应大于大于2.6K，取取3Kb)确定确定R4ICCH= IR1+IR4VCC VbeF3R4+=5.5 0.74K5.5 0.7R4+ 3.5mVCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6823.5.8 TTL集成电路版图设计举例集成电路版图设计举例5.确定电阻阻值确定电阻阻值=VCC VbcF1 2VbesR1R2 728考虑考虑20误差，误差，取取1Kc)确定确定R2ICCL= IR1+IR2 +IR4VCC Vces2 Vbes5R2+ 7mVces2 Vbes5 VbeF3R4+

43、VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6833.5.8 TTL集成电路版图设计举例集成电路版图设计举例5.确定电阻阻值确定电阻阻值R5是限流电阻，是限流电阻，它对速度和瞬态它对速度和瞬态功耗影响都很大，功耗影响都很大，应兼顾二者，对应兼顾二者，对于中速于中速取取100d)确定确定R5VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6843.5.8 TTL集成电路版图设计举例集成电路版图设计举例5.确定电阻阻值确定电阻阻值T6深饱和：深饱和： S6 4一般取一般取 Rc= 2Rb 分流小，分流小， 常用于常用于低功耗电路和驱动低功耗电路和驱动电路。电路。 T

44、6浅饱和：浅饱和： S6 2一般取一般取 Rb= 2Rc分流大，常用于中分流大，常用于中速、高速和甚高速速、高速和甚高速电路。电路。Rb和和Rc决定决定T6工作工作状态，因而决定对状态，因而决定对T5的分流。的分流。IE6=IE2 IB5=IB6+IC6 d)确定确定Rb和和Rc=Vbes5 Vbes6RbVbes5 Vces6Rc+=0.1Rb0.5Rc+对此电路选对此电路选T6浅饱和，浅饱和， T5深饱和，且深饱和，且S5=4求得求得: Rc=250 Rb=500 IB5 =S5NO IIL 5=2.56mAIE2 = IR1+IC2 4.75mAIE6 = IE2 IB5 = 2.2mA

45、Rb= 2Rc853.5.8 TTL集成电路版图设计举例集成电路版图设计举例6.各个器件的版图设计各个器件的版图设计 a)T1管（多射极晶体管）管（多射极晶体管） 为了减小反向漏点流，采为了减小反向漏点流，采用长脖子基区（用长脖子基区（23方）。方）。 由于工作电流较小，采用最由于工作电流较小，采用最小面积晶体管结构（按设计规小面积晶体管结构（按设计规则）。则）。 多射极、多射极、长脖子基区及集电长脖子基区及集电极引线可根据整体版图布局情极引线可根据整体版图布局情况排布。况排布。基基区区等等位位孔孔863.5.8 TTL集成电路版图设计举例集成电路版图设计举例6.各个器件的版图设计各个器件的版

46、图设计 b)T5管（输出管）管（输出管）静态静态IE5Smax = IB5 +NOIIL = 2.56+8x1.6 = 15.36 mALE-eff= (IR5max/2+ IE5Smax)/ = 36.36/0.4=91 mIR5max= =42mAVCC-VCES3-VbeF4-VOLR5瞬态（瞬态（ T5退饱和时退饱和时T2 先截止）先截止）双基极双集电极结构，双基极双集电极结构，发射极条长发射极条长50 m。集电集电极引线孔可适当加宽，以便减小极引线孔可适当加宽，以便减小rces5，保证，保证VOL .873.5.8 TTL集成电路版图设计举例集成电路版图设计举例6.各个器件的版图设计

47、各个器件的版图设计 c)T2管（对速度影响较大）管（对速度影响较大）LE-eff = (IR1+IR2)/ = (4.5+0.85)/0.25 22 m 采用最小面积晶体管结采用最小面积晶体管结构，按设计规则设计。构，按设计规则设计。 (验证验证Vces2，发射极条长和，发射极条长和集电极引线孔可适当增加集电极引线孔可适当增加)。883.5.8 TTL集成电路版图设计举例集成电路版图设计举例6.各个器件的版图设计各个器件的版图设计 d) T3、T4管（达林顿结构）管（达林顿结构）共用一个隔离区（共共用一个隔离区（共集电极集电极），适当调整位置。），适当调整位置。 T3管管电流较小（电流较小（1

48、.6mA），），按最小面积晶体管设计按最小面积晶体管设计 T4管管静态电流很小，但是静态电流很小，但是有瞬态大电流，一般可按有瞬态大电流，一般可按T5管管的一半设计，采用双基极条形的一半设计，采用双基极条形结构（不要求小的结构（不要求小的rces ）893.5.8 TTL集成电路版图设计举例集成电路版图设计举例6.各个器件的版图设计各个器件的版图设计 e) T6、Rb 、Rc （ T6网络）网络）T6管管电流较小，按最小面积晶体管设计电流较小，按最小面积晶体管设计 由于由于Rc较小，必须考较小，必须考虑寄生电阻虑寄生电阻rces6的影响的影响RbRc1RbRbRc1Rc1rces903.5.8

49、 TTL集成电路版图设计举例集成电路版图设计举例6.各个器件的版图设计各个器件的版图设计 f) R1 、R2 、R4 、R5 由设计规则、功耗限制和精度要求决定宽由设计规则、功耗限制和精度要求决定宽度，形状和位置根据实际布局布线情况而定。度，形状和位置根据实际布局布线情况而定。电电阻阻最大工作最大工作电流电流功耗限制功耗限制最小条宽最小条宽设计规则设计规则最小条宽最小条宽精度精度要求要求最后最后取值取值R11.6 mA10 m14 m一般一般14 mR24.5 mA28 m14 m高高30 mR41.6 mA10 m14 m低低14 mR542 mA瞬瞬130 m14 m低低130 m913.

50、5.8 TTL集成电路版图设计举例集成电路版图设计举例6.各个器件的版图设计各个器件的版图设计 g) 输入箝位二极管输入箝位二极管N-epiP+P+N+CP-Sub 正向压降要低，串正向压降要低，串联电阻要小，阳极要联电阻要小，阳极要固定接地，因此选择固定接地，因此选择单独的隔离结二极管，单独的隔离结二极管，面积为面积为16x16，不用埋，不用埋层，阴极要有欧姆接层，阴极要有欧姆接触磷扩散。触磷扩散。923.5.8 TTL集成电路版图设计举例集成电路版图设计举例7.布局布线形成总体版图布局布线形成总体版图1234567810111214933.5.9 其它其它TTL集成电路版图实例集成电路版图

51、实例1.有或扩展端的有或扩展端的5输入与非门输入与非门12345678914943.5.9 其它其它TTL集成电路版图实例集成电路版图实例2. LSLTTL或门或门SN74LS32版图版图(1/4)特殊说明：特殊说明：采用了肖特基二极管，肖特基晶体采用了肖特基二极管，肖特基晶体管，泡发射区，磷穿透扩散，离子注入电阻等管，泡发射区，磷穿透扩散，离子注入电阻等953.5.9 其它其它TTL集成电路版图实例集成电路版图实例2. LSLTTL或门或门SN74LS32版图版图总图总图(1/4)in1in2vddgndout963.5.10 习题习题 P48:2.2 、 2.8 集电极串联电阻计算集电极串

52、联电阻计算 （用课上介绍的计算方法）（用课上介绍的计算方法）P377:19.1 识版图识版图19.2 识版图（选做）识版图（选做）973-6 ECL电路电路 发射极耦合逻辑（发射极耦合逻辑（ECL）电路是电路是电流型逻辑电路，晶体管不进入饱和电流型逻辑电路，晶体管不进入饱和区工作，电平变化幅度小，因而速度区工作，电平变化幅度小，因而速度快，但功耗大。快，但功耗大。98 思考题思考题1.ECL电路速度快的原因有哪些电路速度快的原因有哪些？2.ECL电路为什么要用射极跟随器？电路为什么要用射极跟随器？3.射极跟随器有哪些作用射极跟随器有哪些作用？4.参考电压源参考电压源有什么作用有什么作用？5.

53、ECL电路版图设计有什么特点？电路版图设计有什么特点？993.6.1 ECL电路工作原理电路工作原理 1. ECL电路基本单元电路基本单元-或或/或非门或非门-VEEABornor22024550k 50k7799076.1k4.96k2k2k电流开关电流开关参考电压源参考电压源 射极跟随器射极跟随器1003.6.1 ECL电路工作原理电路工作原理 2. 电流开关电流开关-VEEABC2C122024550k 50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2T1A 、T1B为输入管，为输入管， T2为为定偏管定偏管，定偏电压：定偏电压： VBB = (VOH + V

54、OL )/2当当A、B有输入高电平时，有输入高电平时，对应的对应的T1导通，导通， T2截止。截止。当当A、B都输入低电平时，都输入低电平时，T1都截止，都截止，T2导通。导通。C1=A+B (nor)C2=A+B (or)1013.6.1 ECL电路工作原理电路工作原理 2. 电流开关电流开关(续续1) RPA 、RPB是为了防止是为了防止输入浮空效应输入浮空效应改进：用恒流源代替改进：用恒流源代替RE 在两种状态中，电流在两种状态中，电流IRE的值不同，因而为了的值不同，因而为了使两端输出低电平一致，使两端输出低电平一致，RC1 、RC2应取不同的值。应取不同的值。VOH =0V VOL=

55、 -IC1 RC1 = -IC2 RC2-VEEABC2C122024550k 50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT21023.6.1 ECL电路工作原理电路工作原理 2. 电流开关电流开关(续续2)问题：问题：电流开关虽然完电流开关虽然完成了逻辑功能，但是直成了逻辑功能，但是直接级联时会使输入晶体接级联时会使输入晶体管进入饱和，失去高速管进入饱和，失去高速的特点。的特点。例如：例如：VA输入高电平输入高电平0V,T1A导通，导通，VC1输出低电输出低电平（小于平（小于0V），因而），因而T1A饱和导通。饱和导通。-VEEABC2C122024550k 5

56、0k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT21033.6.1 ECL电路工作原理电路工作原理 3.射级跟随器射级跟随器VOH = -Vbe3 = -Vbe4VOL = -Vbe3 -IC1 RC1 = -Vbe4 -IC2 RC2 VL = IC1 RC1 = IC2 RC2 为了实现前后级耦为了实现前后级耦合时电平匹配，要求：合时电平匹配，要求： VL Vbe (取取VL=Vbe)T3 、T4进行电平移位进行电平移位典型值：典型值：VOH -0.9 V VOL -1.7V VBB -1.3 V-VEEornor2k2kC1C2T3T4RO3RO41043.6.1

57、 ECL电路工作原理电路工作原理 3.射级跟随器（续）射级跟随器（续）ornor-VEE2k2kC1C2T3T4RO3RO4-VEE2k2kRO3RO4 可以开射级输出，可以开射级输出，更好地实现系统匹配。更好地实现系统匹配。 可以接多个射级跟可以接多个射级跟随器，实现更多个输出。随器，实现更多个输出。 具有电流放大作用，具有电流放大作用，提高了负载能力。提高了负载能力。1053.6.1 ECL电路工作原理电路工作原理 4.参考电压源参考电压源9076.1k4.96k-VEEVBBR3R1R2对参考电压的要求对参考电压的要求: VBB = (VOH + VOL )/2 = (-2Vbe - I

58、C1 RC1)/2 = -3Vbe/2VBB VEE 2VbeR1 + R2R1 Vbe实际电路实际电路：适当选取电阻适当选取电阻R1 、R2的值的值即可达到要求值。即可达到要求值。1063.6.1 ECL电路工作原理电路工作原理 4.参考电压源参考电压源(续续)9076.1k4.96k-VEEVBBR3R1R2参考电压温度跟踪设计参考电压温度跟踪设计:VBB =(-2Vbe - IC1 RC1)/2其中：其中：IC1 VEE-2VbeRE VBB T= ( -1 )RC1RE Vbe TVBB VEE 2VbeR1 + R2R1 Vbe VBB T= ( -1 )2R1R1+R2 Vbe T

59、适当选取适当选取R1、R2 、RE 、RC的值。的值。1073.6.2 ECL电路的特点电路的特点1.所有晶体管都不进入饱和区工作，没有超所有晶体管都不进入饱和区工作，没有超量存储电荷，速度快；量存储电荷，速度快；2.逻辑摆幅小，节点电容充放电幅度小，速逻辑摆幅小，节点电容充放电幅度小，速度快；度快；3.功耗大，噪声容限低。但是两种工作状态功耗大，噪声容限低。但是两种工作状态下的电源电流几乎相同，内部噪声小。下的电源电流几乎相同，内部噪声小。1083.6.3 ECL电路逻辑扩展电路逻辑扩展 1. ECL或与非或与非/或与门或与门-VEEABF1F2DCVBBF1=(A+B)(C+D)F2 =(

60、A+B)(C+D)1093.6.3 ECL电路逻辑扩展电路逻辑扩展 2. ECL与与/与非门与非门F1 =ABF2 =AB 需要参考电压源需要参考电压源提供两个相应的参考提供两个相应的参考电压，输入信号也需电压，输入信号也需要进行电平匹配。要进行电平匹配。-VEEABVBB1VBB2F1F2VBB3R4R1R2ReR31103.6.3 ECL电路版图设计特点电路版图设计特点1.晶体管采用条状结构，较小基极电阻，降晶体管采用条状结构，较小基极电阻，降低噪声，尽量减小尺寸，以便提高特征频率。低噪声，尽量减小尺寸，以便提高特征频率。2.输出晶体管形状、尺寸要相同，放在等温输出晶体管形状、尺寸要相同，