计算机系统结构复习试题及答案(非计算)

1、计算机系统结构:传统机器程序员所看到的计算机属性,即概念性结构与功能特性。在计算机技术中,把这种本来存在的事物或属性,但从某种角度看又好像不存在的概念称为透明性。系列机:由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。同构型多处理机系统:由多个同类型或至少担负同等功能的处理机组成,它们同时处理同一作业中能并行执行的多个任务。堆栈型机器:CPU 中存储操作数的单元是堆栈的机器。累加器型机器:CPU 中存储操作数的单元是累加器的机器。通用寄存器型机器:CPU 中存储操作数的单元是通用寄存器的机器。数据相关:考虑两条指令i 和j,i 在j 的前面,如果下述条件之一成立

2、,则称指令j 与指令 i 数据相关:(1指令j 使用指令i 产生的结果;(2指令j 与指令k 数据相关,而指令k 又与指令i 数据相关。定向:用来解决写后读冲突的。在发生写后读相关的情况下,在计算结果尚未出来之前,后面等待使用该结果的指令并不见得是马上就要用该结果。如果能够将该计算结果从其产生的地方直接送到其它指令需要它的地方,那么就可以避免停顿。向量处理机:指令级并行:简称ILP。是指指令之间存在的一种并行性,利用它,计算机可以并行执行两条或两条以上的指令。指令的动态调度:是指在保持数据流和异常行为的情况下,通过硬件对指令执行顺序进行重新安排,以提高流水线的利用率且减少停顿现象。是由硬件在程

3、序实际运行时实施的。指令的静态调度:是指依靠编译器对代码进行静态调度,以减少相关和冲突。它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。失效率:CPU 访存时,在一级存储器中找不到所需信息的概率。失效开销:CPU 向二级存储器发出访问请求到把这个数据调入一级存储器所需的时间。强制性失效:当第一次访问一个块时,该块不在Cache 中,需要从下一级存储器中调入Cache,这就是强制性失效。容量失效:如果程序在执行时,所需要的块不能全部调入Cache 中,则当某些块被替换后又重新被访问,就会产生失效,这种失效就称作容量失效。冲突失效:在组相联或直接映象Cache 中,若太多的块映象到同

4、一组(块中,则会出现该组中某个块被别的块替换(即使别的组或块有空闲位置,然后又被重新访问的情况。RAID:廉价磁盘冗余阵列或独立磁盘冗余阵列。通道:专门负责整个计算机系统输入/输出工作的专用处理机,能执行有限的一组输入输出指令。通道流量:指一个通道在数据传送期间,单位时间内能够传送的数据量。互连网络:一种由开关元件按照一定的拓扑结构和控制方式构成的网络,用来实现计算机系统中结点之间的相互连接。在拓扑上,互连网络是输入结点到输出结点之间的一组互连或映象。分布式共享多处理机:它的共享存储器分布在各台处理机中,每台处理机都带有自己的本地存储器,组成一个“处理机-存储器”单元。但是这些分布在各台处理机

5、中的实际存储器又合在一起统一编址,在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起,每台处理机除了能访问本地存储器外,还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。机群:是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构的独立计算机通过高性能网络或局域网互连在一起,协同完成特定的并行计算任务。从用户的角度来看,机群就是一个单一、集中的计算资源。1.单机和多机系统中并行性发展的技术途径有:(时间重叠、(资源重复、(资源共享。2.软件兼容有(向上兼容、(向下兼容、(向前兼容和(向后兼容四种其中(向后兼容是软件兼容的根本特征。3.说出

6、三种对计算机发展非常关键的实现技术(动态随机访问存储器、(磁盘、(网络。5.从处理数据的角度,并行性等级可以分为字串位串、(字串位并、(字并位串、和全并行。6.从执行程序的角度看,并行性等级可以分为:(指令内部并行、(指令级并行、(任务级或过程级并行和作业或程序级并行。7.计算机系统中提高并行性的技术途径有(时间重叠、(资源重复和(资源共享三种。在高性能单处理机的发展中,起主导作用的是(时间重叠原理。8.根据CPU 内部存储单元类型,可将指令集结构分为(堆栈型指令集结构、(累加器型指令结构、(通用寄存器型指令集结构。9.在处理机中,若指令序列完成的顺序总是与它们开始执行的顺序保持一致,则只可能

7、出现(名相关,否则就有可能出现(名相关、(数据相关和(控制相关。10.流水线中的相关有(数据相关、(名相关、(控制相关三种。11.数据相关有三种,分别是:(写后读、(读后写和(写后写。12.对向量的处理有(水平处理方式、(垂直处理方式、(分组处理方式。13.存储器层次结构设计技术的基本依据是程序的(访问的局部性原理。15.在存储层次中,常用的替换算法有(随机法、(先进先出法、(最近最少使用法。16.设有一个“Cache-主存”层次,Cache 为4 块,主存为8 块;试分析对于以下2 种情况,计算访存块地址为5 时的索引(index。 1:组相连,每组两块:索引为 2直接映像:索引为17.地址

8、映像方法有(直接映像、(组相连映像和(全相连映像等三中,其中(全相连的冲突率最低。18.按照产生失效的原因不同,Cache 失效可以分为(强制性失效、(容量失效和(冲突失效三种。19.2:1Cache 经验规则是指大小为N 的(直接映像Cache 的失效率约等于大小为1/2 的(两路组相连Cache 的失效率。20.相连度越高,(冲突失效就越少:(强制性失效不受 Cache 容量的影响,但(容量失效却随着容量的增加而减少。(强制性失效和容量失效不受相连度的影响21.在虚拟存储器中,一般采用(全相连地址映像方法和(LRU更新策略。22.设计I/O 系统的单个标准(、(和(。23.输入/输出系统包

9、括(外部设备(I/O 设备,辅助存储器和(其与主机之间的控制部分。 24.通道分为(字节多路通道、(选择通道和(数组多路通道三种类型。1.什么叫软件兼容?软件兼容有哪几种?其中哪一种是软件兼容的根本特征?软件兼容:一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。差别只是执行时间的不同。向上(下兼容:按某档计算机编制的程序,不加修改就能运行于比它高(低档的计算机。向后(前兼容:按某个时期投入市场的某种型号计算机编制的程序,不加修改地就能运行于在它之后(前投入市场的计算机。向后兼容是一定要保证的,它是系列机的根本特征。2.计算机体系结构设计和分析中最常使用的三条基本

10、原则是什么?并说出它们的含义。以经常性事件为重点:对经常发生的情况进行优化,使分配更多的资源,达到更高的性能或者分配更多的电能。 Amdahl 定律:加快某部件执行速度所能获得的系统性能加速比,受限于该部件的执行事件占系统中总执行事件的百分比。程序的局部性原理:程序执行时所访问的存储器地址分布不是随机的,而是相对的簇聚。3.在进行计算机系统设计时,一个设计者应该考虑哪些因素对设计的影响?在进行计算机系统设计时,设计者应该考虑到如下三个方面因素的影响:技术的发展趋势;计算机使用的发展趋势;计算机价格的发展趋势。4.从执行程序的角度看,并行等级从低到高可分为哪几级?从执行程序的角度来看,并行性等级

11、从低到高可分为:(1指令内部并行:单条指令中各微操作之间的并行;(2指令级并行:并行执行两条或两条以上的指令;(3线程级并行:并行执行两个或两个以上的线程,通常是以一个进程内派生的多个线程为调度单位;(4任务级或过程级并行:并行执行两个或两个以上的过程或任务(程序段,以子程序或进程为调度单元;(5作业或程序级并行:并行执行两个或两个以上的作业或程序。5.从处理数据的角度,并行性等级从低到高可分为哪几级?从处理数据的角度来看,并行性等级从低到高可分为:(1字串位串:每次只对一个字的一位进行处理。这是最基本的串行处理方式,不存在并行性;(2字串位并:同时对一个字的全部位进行处理,不同字之间是串行的

12、。已开始出现并行性;(3字并位串:同时对许多字的同一位(称为位片进行处理。这种方式具有较高的并行性;(4全并行:同时对许多字的全部位或部分位进行处理。这是最高一级的并行。6.试以系列机为例,说明计算机体系结构、计算机组成和计算机实现三者之间的关系。如在设计主存系统时,确定主存容量、编址方式、寻址范围等属于计算机系统结构。确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成。选择存储芯片类型、微组装技术、线路设计等属于计算机实现。计算机组成是计算机系统结构的逻辑实现。计算机实现是计算机组成的物理实现。一种体系结构可以有多种组成。一种组成可以有多种实现。7.从目的、技术途径、组成、分工方

13、式、工作方式等5 个方面对同构型多处理机异构型多处理机做一比较(列表。8.指令集结构设计中表示寻址方式的主要方法有哪些?简述这些方法的优缺点。表示寻址方式有两种常用的方法:(1将寻址方式编于操作码中,由操作码在描述指令的同时也描述了相应的寻址方式。这种方式译码快,但操作码和寻址方式的结合不仅增加了指令的条数,导致了指令的多样性,而且增加了CPU 对指令译码的难度。(2为每个操作数设置一个地址描述符,由该地址描述符表示相应操作数的寻址方式。这种方式译码较慢,但操作码和寻址独立,易于指令扩展。9.在指令集结构设计中,应考虑哪些主要问题?在进行指令机结构设计中,应该考虑如下主要问题:指令集功能设计:

14、主要有RISC 和CISC 两种技术发展方向;寻址方式的设计:设置寻址方式可以通过对基准程序进行测试统计,察看各种寻址方式的使用频度,根据适用频度设置相应必要的寻址方式;操作数表示和操作数类型:主要的操作数类型和操作数表示的选择有,浮点数据类型(可以采用IEEE 754 标准、整型数据类型(8 位、16 位、32 位的表示方法、字符型(8 位、十进制数据类型(压缩十进制和非压缩十进制数据表示等等。寻址方式的表示:可以将寻址方式编码与操作码中,也可将寻址方式作为一个单独的域来表示。指令集格式的设计:有固定长度编码方式、可变长编码方式和混合编码方式三种选择。10.计算机指令集结构设计所涉及的内容有

15、哪些?答: (1 指令集功能设计:主要有RISC 和CISC 两种技术发展方向; (2 寻址方式的设计:设置寻址方式可以通过对基准程序进行测试统计,察看各种寻址方式的使用频率,根据适用频率设置必要的寻址方式。 (3 操作数表示和操作数类型:主要的操作数类型和操作数表示的选择有:浮点数据类型、整型数据类型、字符型、十进制数据类型等等。 (4 寻址方式的表示:可以将寻址方式编码于操作码中,也可以将寻址方式作为一个单独的域来表示。 (5 指令集格式的设计:有变长编码格式、固定长度编码格式和混合型编码格式3 种。11.RISC 指令集结构的设计原则是什么?答(1选取使用频率最高的指令,并补充一些最有用

16、的指令;(2每条指令的功能应尽可能简单,并在一个机器周期内完成;(3所有指令长度均相同;(4只有Load 和Store 操作指令才访问存储器,其它指令操作均在寄存器之间进行; (5 以简单有效的方式支持高级语言。12.表示寻址方式的主要方法有哪些?简述这些方法的优缺点。答:表示寻址方式有两种常用的方法:(1将寻址方式编于操作码中,由操作码在描述指令的同时也描述了相应的寻址方式。这种方式译码快,但操作码和寻址方式的结合不仅增加了指令的条数,导致了指令的多样性,而且增加了CPU 对指令译码的难度。(2为每个操作数设置一个地址描述符,由该地址描述符表示相应操作数的寻址方式。这种方式译码较慢,但操作码

17、和寻址独立,易于指令扩展。13.造成流水线断流的主要原因是哪三种相关?简述三种相关的基本思想。数据相关,名相关,控制相关数据相关:指令j 使用指令i 产生的结果,或者指令j 与指令k 数据相关,指令k 又与指令i 书记相关。名相关:两条指令使用相同的名,但他们之间并没有数据流动。控制相关:由分支指令引起的,需要根据分支指令的执行结果来确定后续指令是否执行。14.数据相关有哪几种类型?解决数据相关有哪些主要方法?15.简述先行控制的基本思想。答:先行控制技术是把缓冲技术和预处理技术相结合。缓冲技术是在工作速度不固定的两个功能部件之间设置缓冲器,用以平滑它们的工作。预处理技术是指预取指令、对指令进

18、行加工以及预取操作数等。采用先行控制方式的处理机内部设置多个缓冲站,用于平滑主存、指令分析部件、运算器三者之间的工作。这样不仅使它们都能独立地工作,充分忙碌而不用相互等待,而且使指令分析部件和运算器分别能快速地取得指令和操作数,大幅度地提高指令的执行速度和部件的效率。这些缓冲站都按先进先出的方式工作,而且都是由一组若干个能快速访问的存储单元和相关的控制逻辑组成。采用先行控制技术可以实现多条指令的重叠解释执行。16.简述定向技术的基本思想。定向:用来解决写后读冲突的。在发生写后读相关的情况下,在计算结果尚未出来之前,后面等待使用该结果的指令并不见得是马上就要用该结果。如果能够将该计算结果从其产生

19、的地方直接送到其它指令需要它的地方,那么就可以避免停顿。17.试举例说明 DLX 流水线中存在不能依靠定向技术解决的数据相关及其解决方法。18.有哪几种向量处理方式?它们对向量处理机的结构要求有何不同?(1 水平处理方式:不适合对向量进行流水处理。 (2 垂直处理方式:适合对向量进行流水处理,向量运算指令的源/目向量都放在存储器内,使得流水线运算部件的输入、输出端直接与存储器相联,构成MM型的运算流水线。 (3 分组处理方式:适合流水处理。可设长度为n 的向量寄存器,使每组向量运算的源/目向量都在向量寄存器中,流水线的运算部件输入、输出端与向量寄存器相联,构成RR 型运算流水线。19.简述To

20、masulo 算法的基本思想。答:核心思想是:记录和检测指令相关,操作数一旦就绪就立即执行,把发生RAW 冲突的可能性减小到最少;通过寄存器换名来消除 WAR 冲突和 WAW 冲突。寄存器换名是通过保留站来实现,它保存等待流出和正在流出指令所需要的操作数。基本思想:只要操作数有效,就将其取到保留站,避免指令流出时才到寄存器中取数据,这就使得即将执行的指令从相应的保留站中取得操作数,而不是从寄存器中。指令的执行结果也是直接送到等待数据的其它保留站中去。因而,对于连续的寄存器写,只有最后一个才真正更新寄存器中的内容。一条指令流出时,存放操作数的寄存器名被换成为对应于该寄存器保留站的名称(编号。20

21、.简述前瞻执行的基本思想。对分支指令的结果进行猜测,并假设这个猜测总是对的,然后按这个猜测结果继续取、流出和执行后续的指令。只是执行指令的结果不是写回到寄存器或存储器,而是放到一个称为 ROB 的缓冲器中。等到相应的指令得到“确认”(即确实是应该执行的后,才将结果写入寄存器或存储器。21.调度分支延迟指令有哪三种常用方法?它们各有什么优缺点。从前调度:可以有效提高流水线性能,但分支必须不依赖于被调度的指令。从目标处调度:分支转移成功时,可以提高流水线性能,但由于复制指令,可能加大程序空间。从失败处调度:分支转移失败时,可以提高流水线性能。但如果分支转移成功,必须保证被调度的指令对程序的执行没有

22、影响。22.在Tomasulo 算法中,进入”流出“段的条件是什么?对于浮点操作来说,要进行哪些动作和记录工作?进入“流出”段的条件:有空闲保留站r 动作和记录工作:写出算法或者文字描述均可。要点:(1判断第一操作数是否就绪;如果是,就把操作数读到保留站,否则就把寄存器状态表中的标识送给保留站。(2判断第二操作数是否就绪;如果是,就把操作数读到保留站,否则就把寄存器状态表中的标识送给保留站。(3把保留站置为忙。(4把操作码送保留站。(5把保留站号r 送到与该指令的结果寄存器对应的寄存器状态表项。23.简述“Cache主存”层次与“主存辅存”层次的区别。存储层次比较项目“Cache主存”层次“主

23、存辅存”层次目的为了弥补主存速度的不足为了弥补主存容量的不足存储管理的实现全部由专用硬件实现主要由软件实现访问速度的比值(第一级比第二级几比一几万比一典型的块(页大小几十个字节几百到几千个字节 CPU 对第二级的访问方式可直接访问均通过第一级不命中时CPU是否切换不切换切换到其它进程24.试从3C 失效的关系分析增加块大小对Cache 性能的影响。降低失效率最简单的方法是增加块大小。(1对于给定的 Cache 容量,当块大小增加(从16 字节开始时,失效率开始是下降,后来反而上升了。 (2 Cache 容量越大,使失效率达到最低的块大小就越大。导致上述失效率先下降后上升的原因,在于增加块大小会

24、产生双重作用。一方面它减少了强制性失效,因为局部性原理有两方面的含义:时间局部性和空间局部性,增加块大小利用了空间局部性;另一方面,由于增加块大小会减少 Cache 中块的数目,所以有可能会增加冲突失效。在 Cache 容量较小时,甚至还会增加容量失效。刚开始增加块大小时,由于块大小还不是很大,上述的第一种作用超过第二种作用,从而使失效率下降。但等到块大小较大时,第二种作用超过第一种作用,使失效率上升。0 简述减小Cache 失效开销的几种方法答:让读失效优先于写、写缓冲合并、请求字处理技术、非阻塞Cache 或非锁定Cache 技术、采用二级Cache。25.写出三级Cache 的平均访问时

25、间的公式。解:平均访存时间=命中时间+失效率×失效开销只有第I 层失效时才会访问第I+1。设三级Cache 的命中率分别为H L1、 H l2、 H L3,失效率分别为M l1、 M l2、 M L3,第三级 Cache 的失效开销为P L3。平均访问时间T A =H L1 +M l1 H l2 +M l2 (H L3 +M L3 ×P L3 26.降低Cache 失效率有哪几种方法?(至少写出5 种(简述其基本思想。答:常用的降低Cache 失效率的方法有下面几种:(1增加Cache 块大小。增加块大小利用了程序的空间局部性。(2增加Cache 的容量。(3提高相联度,降

26、低冲突失效。(4伪相联Cache,降低冲突失效。当对伪相联Cache 进行访问时,首先是按与直接映象相同的方式进行访问。如果命中,则从相应的块中取出所访问的数据,送给 CPU,访问结束。如果不命中,就将索引字段的最高位取反,然后按照新索引去寻找“伪相联组”中的对应块。如果这一块的标识匹配,则称发生了“伪命中”。否则,就访问下一级存储器。(5硬件预取技术。在处理器提出访问请求前预取指令和数据。(6由编译器控制的预取,硬件预取的替代方法,在编译时加入预取的指令,在数据被用到之前发出预取请求。(7编译器优化,通过对软件的优化来降低失效率。(8“牺牲”Cache。在 Cache 和其下一级存储器的数据

27、通路之间增设一个全相联的小Cache,存放因冲突而被替换出去的那些块。每当发生不命中时,在访问下一级存储器之前,先检查“牺牲”Cache 中是否含有所需的块。如果有,就将该块与Cache 中某个块做交换,把所需的块从“牺牲”Cache 调入Cache。27.任写出三种降低Cache 失效开销的方法,并简述其基本思想。(简述减小Cache 失效开销的几种方法。答:让读失效优先于写、写缓冲合并、请求字处理技术、非阻塞Cache 或非锁定Cache 技术、采用二级Cache。28.任写出三种Cache 的优化技术,并简述其基本思想。29.请简述I/O 系统设计的步骤。30.通道分为哪三种类型?它们分

28、别适合为那种外围设备服务?(试比较三种通道的优缺点及适用场合。答:(1字节多路通道。一种简单的共享通道,主要为多台低速或中速的外围设备服务。(2数组多路通道。适于为高速设备服务。(3选择通道。为多台高速外围设备(如磁盘存储器等服务的。31.简述使用物理地址进行DMA 存在的问题,及其解决方法。32.互联网络的主要特性参数有那几个?(1网络规模:网络中结点的个数。它表示该网络所能连接的部件的数量。(2结点度:与结点相连接的边数(通道数,包括入度和出度。(3距离:对于网络中的任意两个结点,从一个结点出发到另一个结点终止所需要跨越的边数的最小值。(4网络直径:网络中任意两个结点之间距离的最大值。网络

29、直径应当尽可能地小。(5结点之间的线长:两个结点之间连线的长度,用米、千米等表示。(6等分宽度:当某一网络被切成相等的两半时,沿切口的边数(通道数的最小值称为通道等分宽度。(7对称性:从任何结点看到的拓扑结构都是相同的网络称为对称网络。33.什么是多处理机的Cache 一致性?解决多Cache 一致性有哪几种方法?并简述这些方法。34.目录协议中,Cache 块有哪三种状态?(1共享:在一个或多个处理器上具有这个块的副本,且主存中的值是最新值(所有Cache 均相同。(2未缓冲:所有处理器的 Cache 都没有此块的副本。(3专有:仅有一个处理器上有此块的副本,且已对此块进行了写操作,而主存的

30、副本仍是旧的。这个处理器称为此块的拥有者。四.计算、设计、分析题1.有一条动态多功能流水线由5段组成,加法用1、3、4、5段,乘法用1、2、5段,第2段的时间为2t,其余各段的时间均为t,而且流水线的输出可以直接返回输入端或暂存于相应的流水线寄存器中。现在该流水线上计算=+41(iiiBA,画出时空图,并计算其吞吐率、 解:首先,应选择适合于流水线工作的算法。对于本题,应先计算A 1+B 1、A 2+B 2、A 3+B 3和A 4+B 4;再计算(A 1+B 1 ×(A 2+B 2和(A 3+B 3 ×(A 4+B 4;然后求总的结果。其次,画出完成该计算的时空图,如图所示

31、,图中阴影部分表示该段在工作。 由图可见,它在18个t 时间中,给出了7个结果。所以吞吐率为: tTP =817 如果不用流水线,由于一次求积需3t ,一次求和需5t ,则产生上述7个结果共需(4×5+3×3t =29t 。所以加速比为:该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得:2. 动态多功能流水线由6个功能段组成,如下图: 其中,S1、S4、S5、S6组成乘法流水线,S1、S2、S3、S6组成加法流水线,各个功能段时间均为50ns ,假设该流水线的输出结果可以直接返回输入端,而且设置有足够的缓冲寄存器,若以最快的方式用该流水计算:=51i i i

32、i z y x(1 画出时空图;时间段输入A 1B 1 A 2 B 2 A 3 B 3 A 4B 4 A BCD A ×BC ×D 61.18192=tt S 223.01853354=+=E乘法 加法(2计算实际的吞吐率、加速比和效率。解:机器一共要做10次乘法,4次加法。 其他题一、单选题(共 15 道试题,共 60 分。1.关于非专用总线三种控制方式中,下列叙述错误的是(。A.集中式定时查询,所有部件共用同一条“总线忙”线B.集中式定时查询,所有部件都用同一条“总线请求”线C.集中式独立请求,所有部件都用同一条“总线请求”线D.集中式串行链接,所有部件都用同一条“总线

33、请求”线选择: C2.汇编语言源程序变换成机器语言目标程序是经(来实现的。选择: D3.计算机使用的语言是(。A.专属软件范畴,与计算机体系结构无关选择: B4.多端口存储器适合于连接(。选择: A5.在系统结构设计中,提高软件功能实现的比例会(。-选择: C6.用户高级语言源程序中出现的读写(I/O语句,到读写操作全部完成,需要通过(共同完成。B.I/O 总线、设备控制器和设备C.操作系统和 I/O 设备硬件D.编译系统、操作系统软件和 I/O 总线,设备控制器、设备硬件等选择: D7.流水线的技术指标不包括(。选择: A8.实现汇编语言源程序变换成机器语言目标程序是由(。选择: D9.设

34、16 个处理器编号分别为 0, 1, 2, 6 7, 15,用 PM2-0 互联函数时,第 13 号处理机与第(号处理机相联。选择: A10.在 IBM370 系统中,支持操作系统实现多进程共用公用区管理最有效的指令是(。A.“执行”指令B.“程序调用”指令C.“比较与交换”指令D.“测试与置定”指令选择: C11.(不属于计算机模拟的特点。选择: C12.对计算机系统结构透明的是(。B.是否使用通道型 I/O 处理机D.VLSI 技术选择: D13.数据流计算机是指(。B.任何一条指令只要它所需要的数据可用时,即可执行选择: B14.计算机系统多级层次中,从下层到上层,各级相对顺序正确的应当

35、是(。A.汇编语言机器级操作系统机器级高级语言机器级B.微程序机器级传统机器语言机器级汇编语言机器级C.传统机器语言机器级高级语言机器级汇编语言机器级D.汇编语言机器级应用语言机器级高级语言机器级选择: B15."从中间开始"设计的"中间"目前多数是在(。选择: A二、判断题(共 10 道试题,共 40 分。 1.互连网络的交换方法主要有线路交换、包交换、线路/包交换, SIMD互连网络多采用线路交换,多处理机常采用包交换。选择: B2.要实现两条指令在时间上重叠解释,首先需要付出空间代价,其次,要处理好指令之间可能存在的关联。选择: B3.解释是在低级

36、机器级上用它的一串语句或指令来仿真高级机器级上的一条指令或指令的功能,通过低级机器语言程序中的每条语句或指令逐条解释来实现的技术。选择: A4.就其本质而言,并行性包含着并发性和同时性的二重含义。选择: B5.多处理机中,两个程序段之间若有先写后读的数据相关,则不能并行,但任何情况下都可以交换串行。选择: A6.计算机仿真适合在两种结构差距大的机器间运用。选择: A7.标志符与每个数据相连,合存于同一存储单元,用于描述单个数据的类型特征。选择: B8.由于 CAChe 存贮器的地址变换和块替换算法是用软件实现的,因此CAChe 存贮器对应用程序员是透明的,而且 CAChe 对处理机和主存间的信

37、息交往也是透明的。选择: A9.主存空间数相关是相间隔的两条指令之间出现对主存同一单元要求先写而后读的关联。选择: A10.若一次重叠方式解释指令仍达不到速度要求时,可用同时解释单条指令的流水方法。选择: A1、计算机高性能发展受益于:(1电路技术的发展;(2计算机体系结构技术的发展。2、层次结构:计算机系统可以按语言的功能划分为多级层次结构,每一层以不同的语言为特征。第六级:应用语言虚拟机 ->第五级:高级语言虚拟机 ->第四级:汇编语言虚拟机 ->第三级:操作系统虚拟机 ->第二级:机器语言(传统机器级 ->第一级:微程序机器级。3、计算机体系结构:程序员所看

38、到的计算机的属性,即概括性结构与功能特性。4、透明性:在计算机技术中,对本来存在的事物或属性,从某一角度来看又好像不存在的概念称为透明性。5、Amdahl提出的体系结构是指机器语言级程序员所看见的计算机属性。6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定,也就是指令集的设计,该界面之上由软件的功能实现,界面之下由硬件和固件的功能来实现。7、计算机组织是计算机系统的逻辑实现;计算机实现是计算机系统的物理实现。8、计算机体系结构、计算机组织、计算机实现的区别和联系?答:一种体系结构可以有多种组成,一种组成可以有多种物理实现,体系结构包括对组织与实现的研究。9、系列机:是指具有相

39、同的体系结构但具有不同组织和实现的一系列不同型号的机器。10、软件兼容:即同一个软件可以不加修改地运行于系统结构相同的各机器,而且它们所获得的结果一样,差别只在于运行时间的不同。11、兼容机:不同厂家生产的、具有相同体系结构的计算机。12、向后兼容是软件兼容的根本特征,也是系列机的根本特征。13、当今计算机领域市场可划分为:服务器、桌面系统、嵌入式计算三大领域。14、摩尔定律:集成电路密度大约每两年翻一番。15、定量分析技术基础(1性能的评测:(a响应时间:从事件开始到结束之间的时间;计算机完成某一任务所花费的全部时间。(b流量:单位时间内所完成的工作量。(c假定两台计算机 x、y;x比 y快

40、意思为:对于给定任务,x 的响应时间比y少。x的性能是y的几倍是指:响应时间x /响应时间y = n,响应时间与性能成反比。16、大概率事件优先原则:(基本思想对于大概率事件(最常见的事件,赋予它优先的处理权和资源使用权,以获得全局的最优结果。17、Amdahl定律:加快某部件执行速度所获得的系统性能加速比,受限于该部件在系统中所占的重要性。系统加速比 =总执行时间(改进前/总执行时间(改进后= 18、Amdahl定律推论:如果仅仅对计算机中的一部分做性能改进,则改进越多,系统获得的效果越小。如果只针对整个任务的一部分进行优化,那么多获得的加速比不大于1 /(1-可改进比例。19、cpu性能:

41、Cpu时间 =总时钟周期数 /时钟频率 Cpi =总时钟周期数 / ic(cpi:平均每条指令的时钟周期数;ic:执行过程当中的指令条数。 Cpu性能公式:总cpu时间 = cpi × ic /时钟频率其中:cpi反映了计算机实现技术、计算机指令集的结构和计算机组织;Ic反映了计算机指令集的结构和编程技术;时钟频率:反映了计算机实现技术,生产工艺和计算机组织。20、并行性:是指在同一时刻或是同一时间间隔内完成两种或两种以上性质相同或不相同工作。第二章1、根据cpu内部存储单元类型对指令集结构进行分类,一般可分为堆栈型指令集结构、累加器型指令集结构和通用寄存器型指令集结构。2、通用寄存

42、器型指令集机进一步细分为3种类型:寄存器-寄存器型(R-R、寄存器-存储器型(R-M、存储器-寄存器型。3、寻址方式:(1寄存器寻址:例:ADD R4, R3 含义: RegsR4<-RegsR4+RegsR3(2立即值寻址:例:ADD R4,#3含义:RegsR4<-RegsR4+3(3偏移寻址:例:ADD R4, 100(R1含义:RegsR4+Mem100+RegsR1(4寄存器间接寻址:例:ADD R4, (R1含义: RegsR4<-RegsR4+MemRegsR1(5索引寻址:例:ADD R3, (R1+R2含义: RegsR3<-RegsR3+MemReg

43、sR1+RegsR2(6直接寻址或绝对寻址:例:ADD R1, (1001含义: RegsR1<-RegsR1+Mem1001(7存储器间接寻址:例:ADD R1,a(R3含义: RegsR1<-RegsR1+MemMemRegsR3(8自增寻址:例:ADD R1, (R2+含义:RegsR1<-RegsR1+MemRegs(9自减寻址(10缩放寻址4、指令集结构的功能设计:指令集结构中操作的分类操作类型实例(1算术与逻辑运算整数的算术和逻辑运算:加、减、与、或等(2数据传输LOAD/STORE(3控制分支、跳转、过程调用和返回、自陷等(4系统操作系统调用、虚拟存储器管理。(

44、5浮点浮点加、减等操作(6十进制十进制加、十进制乘、十进制到字符的转换(7字符串字符串移动、比较(8图形像素操作,压缩操作5、复杂指令机(CISC:是指强化指令功能,实现软件功能向硬件功能转移,基于这种指令集结构而设计实现的计算机系统。CISC指令集存在的缺点:(1在这种指令系统中,各种指令的使用频率相差悬殊。(2 CISC指令集结构的复杂性带来了计算机体系结构的复杂性,这不仅增加了研制时间和成本,而且还容易造成设计错误。(3 CISC指令集结构的复杂性给VLSI设计带来了很大负担,不利于单片集成。(4在CISC指令集结构中,许多复杂指令需要很复杂的操作,因而运行速度慢。(5在CISC指令集结

45、构中,由于各条指令功能的不均衡,不利于采用先进的计算机体系结构技术(如流水技术来提高系统的性能。6、20世纪80年代发展起来的精简指令集计算机:其目的是尽可能地降低指令集结构的复杂性,以达到简化实现,提高性能的目的,也是当今指令集结构功能设计的一个主要趋势。其设计时遵循的原则:(1选取使用频率最高的指令,并补充一些最有用的指令。(2每条指令的功能尽可能简单,并在一个机器周期内完成。(3所有指令长度均相同。(4只有LOAD和STORE操作指令才访问存储器,其它指令操作均在寄存器之间进行。(5以简单有效的方式支持高级语言。7、操作数类型:整数(定点、浮点、十进制、字符、字符串、向量、堆栈等。8、操

46、作数类型的表示有两种方法:(1由操作码的编码指定。(2数据可以附上由硬件解释的标记,由这些标记指定操作数的类型,从而选择适当运算。9、操作数类型大小有:字节(8、半字(16b、单字(32b、双字(64b第三章1、流水线技术:是指将一个重复的时序过程,分解为若干个子过程,而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。2、流水线分类:(1按功能的多少来分:单功能流水线、多功能流水线;(2按同一时间内各段之间的连接方式来分:静态流水线、动态流水线(3按流水线的级别来分:部件级流水线(运算操作流水线、处理机级流水线(指令流水线、处理机间流水线(宏流水线(4按各个流水段之间是否有反馈回路

47、来分:线性流水线、非线性流水线(5按数据表示分:标量流水处理机、向量流水处理机3、先行控制器处理机结构:包括三个独立的控制器和四个缓冲栈。其中三个控制器为:存储控制器、指令控制器、运算控制器。四个缓冲栈:先行指令缓冲栈、线性读数缓冲栈、现行操作栈,后行写数栈。4、吞吐率:是指单位时间内流水线所完成的任务数或输出结果的数量。TP = n / Tk实际吞吐率小于最大吞吐率 Tk = (k+n-1t5、加速比:是指流水线的速度与等功能非流水线的速度之比(s;效率:是指流水线的设备利用率(E。6、若流水线各段的时间相等:吞吐率:TP=n/(k+n-1t TPmax=1/t若各段执行时间不相等时,完成几

48、个任务:TP=n /(ti + (n-1max(t1,t2tk7、加速比和使用效率的关系: E = s/m或 S = mE8、效率和吞吐率的关系: E = TPt0或 TP = E/t11、效率:E = n个任务占用的时空区 / k个流水段的总的时空区 = T0 / K TkE = n/(k+n-1 S = kn /(k+n-1 TP = n / (k+n-1t12、单功能流水栈:是指只能完成一种固定功能的流水栈。13、多功能流水栈:流水栈的各段通过不同连接实现不同功能。14、非线性流水线调度:任务时要找出一个最小的循环周期,按照个周期向流水线输入新任务,流水线的各个功能段都不会发生冲突,而且

49、流水线的吞吐率和效率最高。15、非线性流水线:某些流水段之间有反馈回路或前馈回路。16、启动距离:连续输入连个任务之间的时间间隔。17、流水线冲突:几个任务争用同一个流水段。18、禁止向量:预约表中每一行任意两个“x”之间距离的集合。19、冲突向量:C = (CmCm-1C2C1其中m时禁止向量中的最大值20、数据相关:在执行本条指令的过程中,如果用到的指令、操作数、变量等是前面指令的执行结果,这种相关称为数据相关。21、控制相关:由条件分支指令、转子程序指令、中断等引起的相关。22、三种数据相关:限度后写相关、先写后读相关、写写相关。第四章1、指令级并行:当指令之间不存在相关时,它们在流水线

50、中时可以重叠起来并行执行的,这种指令序列中存在的潜在并行性称为指令级并行。2、在开发循环级并行的各种技术中,最基本的技术有:指令调度技术、循环展开技术和换名技术。第五章(存储系统1、存储系统定义:两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软件与硬件相结合的方法连接起来成为一个存储系统。这个存储器系统对应用程序员时透明的,并且,以应用程序员看,它是一个存储器,这个存储器的速度接近最快的那个存储器,存储容量与容量最大的那个存储器相等,单位容量的价格接近最便宜的那个存储器。2、存储系统分为两类:(1Cache存储系统:由Cache与主存储器构成,目的是提高存储器速度。(2虚拟存储系

51、统:由主存储器和硬盘构成,目的是扩大存储器容量。3、存储系统的价格: C =(C1S1+C2S2/(S1+S24、存储系统的速度:表示方法:访问周期、存取周期、存储周期、存取时间等。5、命中率定义:在M1存储器中访问到的概率u = N1 / (N1+N2 N1是对存储器M1的访问次数,N2是对M2存储器的访问次数。6、访问效率:T1 1e = T1/T = = = f(u, T2/T1uT1+(1-uT2 u+(1-uT2/T17、采用预取技术提高命中率.(方法不命中时,把M2存储器中相邻多个单元组成的一个数据块取出来送入M1存储器中.u= (u+n-1 / n 其中u是采用预取技术之后的命中

52、率;u是原来的命中率;n为数据块大小与数据重复使用次数的乘积。8、加速内部地址变换方法:(1目录表:用一个小容量高速存储器存放页表;(2快慢表:快表、慢表构成一个两级存储系统;(3散列函数:把相联访问变成接地址访问。9、页面替换算法:(1随机算法(RAND;(2先进先出算法(FIFO;(3近期最少使用算法(LFV;(4最久没有使用算法(LRV;(5最优替换算法(OPT。10、“颠簸”现象:一个页面刚被调出主存储器,又要被调入。11、堆栈型替换算法:对任意一个程序的页地址流作两次主存页面数分配,分别分配m个主存页面和n个主存页面,并且mn。如果在任何时刻t,主存页面数集合Bt都满足关系:Bt(m

53、Bt(n则这类算法成为堆栈型替换算法。12、Cache地址映像方法:(1全相联映像;(2直接映像;(3组相联映像;(4位选择组相联映像;(5段相联映像。13、Cache存储替换算法:(1轮换法(2LRV算法(3比较对法(4堆栈法。14、单处理机的Cache一致性:包括写直达法:写通过法,CPU的数据写入Cache时,同时页写入主存还有写回法:抵触修改法,CPU的数据只写入Cache,不写入主存,仅当替换时才把修改过的Cache块写回主存二者优缺点比较:(1可靠性:写直达法优于写回法。(2与主存的通讯量,写回法少于写直达法。(3控制的复杂性,写直达法比写回法简单。(4硬件实现的代价,写回法比写直

54、达法好。15、多处理机的一致性:(1目录协议(2兼听协议第六章(输入/输出系统1、衡量I/O系统的性能指标主要有响应时间和可靠性。2、磁盘的数据传输率分为外部传输率和内部传输率。3、外部传输率(突发数据传输率:计算机通过磁盘接口从硬盘的缓存中将数据读出,发给相应的控制器的速度。4、内部传输率(持续传输率:硬盘将数据从盘片上读取出,交给硬盘上的缓冲存储器的速度。5、反映存储外设可靠性能的参数有可靠性、可用性和可信性。6、可靠性衡量标准用:平均无故障时间。7、可用性衡量标准用:平均失效间隔时间。8、总线:总线时各子系统之间共享的通信链路,具有低成本和多样性这两个优点。9、总线的主要缺点:它必须独占

55、使用,造成了设备信息交换的瓶颈,从而限制了系统中总的I/O吞吐量。10、分离事务总线:在有多个设备时,可用通过打包技术来提高总线带宽,这样每次I/O操作就不必在整个传输过程中都占有总线,其基本思想时将总线事务分成请求和应答两部分,这样总线就可以在某个总线事务的请求和应答间的空闲时间间隔内被其它总线事务使用。(又称流水总线、悬挂总线、包交换总线11、控制外部设备的输入/输出方式分为:直接传送、程序查询、中断、DMA、通道方式。12、I/O设备的编址方式:(1存储器映射I/O或称为统一编址(2I/O设备单独编址13、通道:能够执行有限的I/O指令,并且能够被多台外围设备共享的小型的DMA专用处理机

56、。14、通道的功能:(1接受来自CPU的I/O指令,并根据指令要求选择指定的外围设备与通道相连接。(2执行CPU为通道组织的通道程序,从主存中取出通道指令,对通道指令进行译码,并根据需要向被选中的设备控制器发出各种操作命令。(3为主存和外设装配和拆卸信息,控制主存和I/O设备传送数据并提供传送通路,指示数据存放的主存地址和传送字节数。(4指定传送工作结束时要进行的操作。(5检查外围设备的工作状态,时正常还是故障。(6在数据传输过程中完成必需的格式变换。15、通道的种类:(1字节多路通道(2选择通道(3数组多路通道。16、通道的工作过程:(1在用户程序中使用访管指令进入管理程序,由CPU 通过管理程序组织一个通道程序,并启动通道。(2通道处理机执行CPU为它组织的通道程序,完成指定的数据I/O工作。通道处理机执行通道程序是与CPU执行用户程序并行的。(3通道程序结束后向CPU发中断请求,CPU响应某个中断请求后,第二次进入操作系统,调用管理程序对I/O中断请求进行处理。第七章(多处理机1、Cache一致性协议:(1目录协议和兼听协议;(2横向分为:写作废协议和写更新协议;(3纵向分为:单处理协议和单数据流协议。2、并行计算机体系结构的分类