杭州电子科技大学计算机组成原理课件(2)

1、v数字逻辑电路按组成结构可分为分立元件电路和数字逻辑电路按组成结构可分为分立元件电路和数字集成电路。数字集成电路。v数字集成电路是实现计算机功能的基础硬件部件数字集成电路是实现计算机功能的基础硬件部件v数字逻辑电路按功能可分为数字逻辑电路按功能可分为组合逻辑电路和时序组合逻辑电路和时序逻辑电路逻辑电路。 组合逻辑电路组合逻辑电路在任何时刻的输出状态仅取决于该时刻在任何时刻的输出状态仅取决于该时刻所有输入状态的组合。所有输入状态的组合。 时序逻辑电路时序逻辑电路在任何时刻的输出状态不仅取决于该时在任何时刻的输出状态不仅取决于该时刻电路的输入，还与电路过去的输入刻电路的输入，还与电路过去的输入/

2、/输出状态有关。输出状态有关。23第第2 2章章 计算机硬件基础计算机硬件基础 半导体器件的开关特性半导体器件的开关特性2.12.1 基本逻辑运算和基本门电路基本逻辑运算和基本门电路2.22.2 组合逻辑电路实例组合逻辑电路实例2.32.3 时序逻辑电路时序逻辑电路2.42.4 本章小结本章小结 计算机芯片的制造过程计算机芯片的制造过程2.52.542.1 2.1 半导体器件的开关特性半导体器件的开关特性 二极管的开关特性二极管的开关特性一一 三极管的开关特性三极管的开关特性二二 MOS管的开关特性管的开关特性三三5一、二极管的开关特性一、二极管的开关特性6二、三极管的开关特性二、三极管的开关

3、特性7三、三、MOSMOS管的开关特性管的开关特性82.2 2.2 基本逻辑运算和基本门电路基本逻辑运算和基本门电路 逻辑变量和逻辑表达式逻辑变量和逻辑表达式一一 逻辑门逻辑门二二 逻辑函数的化简逻辑函数的化简三三逻辑代数的基本定律逻辑代数的基本定律四四9v 逻辑常量：逻辑常量：逻辑常量只有两个，即逻辑常量只有两个，即0 0和和1 1，用来表示两，用来表示两个对立的逻辑状态。个对立的逻辑状态。v 逻辑变量：逻辑变量：逻辑变量一般用字母、数字及其组合来表逻辑变量一般用字母、数字及其组合来表示，其取值只有两个，即示，其取值只有两个，即0 0和和1 1。 在“正逻辑”的数字电路设计中，用低电平信号（

4、如0.5V）表示逻辑0；用高电平信号（如3V）表示逻辑1。 v 逻辑运算：逻辑运算：对于逻辑常量和变量的操作，有与、或、对于逻辑常量和变量的操作，有与、或、非三种基本逻辑运算。非三种基本逻辑运算。v 逻辑门（逻辑门（logic gateslogic gates）：）：对逻辑常量和变量完成基本对逻辑常量和变量完成基本的逻辑运算的电路。的逻辑运算的电路。 二、逻辑门二、逻辑门10v 逻辑函数：逻辑函数：用于表达逻辑变量之间关系的代数式，使用于表达逻辑变量之间关系的代数式，使用与、或、非用与、或、非3 3种基本逻辑运算，可以构造出任何逻种基本逻辑运算，可以构造出任何逻辑函数辑函数 。v 逻辑代数：逻

5、辑代数：是研究逻辑函数运算和化简的一种数学系是研究逻辑函数运算和化简的一种数学系统，也是用来描述、分析、简化数字电路的数学工具。统，也是用来描述、分析、简化数字电路的数学工具。v 在数字电路中，表示逻辑变量之间的逻辑关系的方法在数字电路中，表示逻辑变量之间的逻辑关系的方法一般有一般有4 4种：种：逻辑代数式、真值表、卡诺图、电路图逻辑代数式、真值表、卡诺图、电路图。v 真值表：真值表：将所有输入变量的所有可能的取值组合，及将所有输入变量的所有可能的取值组合，及其在此情况下输出变量应有的取值罗列出来，所形成其在此情况下输出变量应有的取值罗列出来，所形成的一张表。它最全面、最直观地表达了逻辑关系。

6、的一张表。它最全面、最直观地表达了逻辑关系。二、逻辑门二、逻辑门11二、逻辑门二、逻辑门v 1 1 、双极型逻辑门、双极型逻辑门v 双极型逻辑门有多种，其中双极型逻辑门有多种，其中TTLTTL由于具有很高的由于具有很高的性价比，在工业控制中获得了良好的应用。性价比，在工业控制中获得了良好的应用。v TTLTTL优点：速度快、传输延迟小、带负载能力强优点：速度快、传输延迟小、带负载能力强v TTLTTL缺点：功耗大，不适合做大规模集成电路缺点：功耗大，不适合做大规模集成电路12二、逻辑门二、逻辑门v 2 2 、单极型逻辑门、单极型逻辑门13二、逻辑门v 3 3 、其他类型的、其他类型的TTLTT

7、L门电路门电路 （1）集电极开路与非门（OC门）其输入输出逻辑关系为 14二、逻辑门v 3 3 、其他类型的、其他类型的TTLTTL门电路门电路 （2）三态门图211 三态反相器ENB数据总线ENBENBENB1D0DnENBENBENB2D0DnENB图212 三态缓冲器图213 三态门与数据总线连接15二、逻辑门v 4 4 、逻辑门的表示方式、逻辑门的表示方式 16二、逻辑门v 4 4 、逻辑门的表示方式、逻辑门的表示方式 17基本的基本的逻辑运算逻辑运算与运算（与运算（ANDAND）或运算（或运算（OROR）非运算（非运算（NOTNOT）二、逻辑门二、逻辑门v 4 4 、逻辑门的表示方式

8、、逻辑门的表示方式所有逻辑运算都是按位操作的18与运算（与运算（ANDAND）v 逻辑表达式：逻辑表达式：F FABABA AB Bv 逻辑门电路符号：逻辑门电路符号：v 运算规则：运算规则：有有0 0就出就出0 0v 真值表：真值表：A AB BF F0 00 00 00 01 10 01 10 00 01 11 11 119或运算（或运算（OROR）v 逻辑表达式：逻辑表达式：F FA AB Bv 逻辑门电路符号：逻辑门电路符号：v 运算规则：运算规则：有有1 1就出就出1 1v 真值表：真值表：A AB BF F0 00 00 00 01 11 11 10 01 11 11 11 120

9、非运算（非运算（NOTNOT）v 逻辑表达式：逻辑表达式：F FA Av 逻辑门电路符号：逻辑门电路符号：v 运算规则：运算规则：取反取反v 真值表：真值表：A AF F0 01 11 10 0213 3、其他逻辑运算、其他逻辑运算v 除了除了3 3种基本的逻辑门电路外，还有种基本的逻辑门电路外，还有4 4种常用的逻辑门，种常用的逻辑门，它们均可以由与、或、非门组合而成。它们均可以由与、或、非门组合而成。v 与非门（与非门（NANDNAND）v 或非门（或非门（NORNOR）v 异或门（异或门（XORXOR）v 同或门（同或门（XNORXNOR）二、逻辑门二、逻辑门v 4 4 、逻辑门的表示方

10、式、逻辑门的表示方式22与非门（与非门（NANDNAND）v 逻辑表达式：逻辑表达式：F FABABA AB Bv 逻辑门电路符号：逻辑门电路符号：v 运算规则：运算规则：有有0 0就出就出1 1v 真值表：真值表：A AB BF F0 00 01 10 01 11 11 10 01 11 11 10 023或非门（或非门（NORNOR）v 逻辑表达式：逻辑表达式：v 运算规则：运算规则：有有1 1就出就出0 0v 真值表：真值表：A AB BF F0 00 01 10 01 10 01 10 00 01 11 10 0v 逻辑门电路符号：逻辑门电路符号：24异或门（异或门（XORXOR）v

11、逻辑表达式：逻辑表达式：v 运算规则：运算规则：相异得相异得1 1v 真值表：真值表：A AB BF F0 00 00 00 01 11 11 10 01 11 11 10 0v 逻辑门电路符号：逻辑门电路符号：25同或门（同或门（XNORXNOR）v 逻辑表达式：逻辑表达式：v 运算规则：运算规则：相同得相同得1 1v 真值表：真值表：A AB BF F0 00 01 10 01 10 01 10 00 01 11 11 1v 逻辑门电路符号：逻辑门电路符号：26三、逻辑代数的基本定律三、逻辑代数的基本定律27四、逻辑函数的化简四、逻辑函数的化简v 在设计逻辑电路时，每个逻辑表达式是和一个逻

12、辑电在设计逻辑电路时，每个逻辑表达式是和一个逻辑电路相对应，因此路相对应，因此必须将逻辑表达式进行化简必须将逻辑表达式进行化简，以，以减少减少实现它的电路所用元器件实现它的电路所用元器件。v 逻辑函数化简有两种方法：代数化简法和卡诺图化简逻辑函数化简有两种方法：代数化简法和卡诺图化简法。法。v 代数化简法代数化简法: :直接利用逻辑代数的基本公式和规则进直接利用逻辑代数的基本公式和规则进行化简，要求熟练地掌握逻辑函数的公式，并经过多行化简，要求熟练地掌握逻辑函数的公式，并经过多次训练才能进行快速化简。次训练才能进行快速化简。28四、逻辑函数的化简四、逻辑函数的化简29v(5)(5)配项法配项法

13、 有些函数很难直接用上述方法来化简，不妨利用有些函数很难直接用上述方法来化简，不妨利用互互补律公式补律公式，先将某些项乘以，先将某些项乘以1 1，展开后再消去更多的，展开后再消去更多的项；也可以先适当加上一些多余项或无关项，然后项；也可以先适当加上一些多余项或无关项，然后再简化。配项的原则是：首先，增加的新项不会影再简化。配项的原则是：首先，增加的新项不会影响原始函数的逻辑关系；其次，新增加的项要有利响原始函数的逻辑关系；其次，新增加的项要有利于其他项的合并于其他项的合并. . 详见书例题详见书例题2.82.8，2.92.9四、逻辑函数的化简四、逻辑函数的化简30v代数化简法并没有统一的模式，

14、要求对基本定律、代数化简法并没有统一的模式，要求对基本定律、公式、规则比较熟悉，并具有一定的技巧。一般来公式、规则比较熟悉，并具有一定的技巧。一般来说，化简时要注意以下几点：说，化简时要注意以下几点：v1 1）尽可能先使用并项法、吸收法、消去法、取消法）尽可能先使用并项法、吸收法、消去法、取消法等简单方法进行化简，当这些方法不凑效时，等简单方法进行化简，当这些方法不凑效时，再考再考虑使用配项法虑使用配项法。v2 2）如果原始函数不是）如果原始函数不是“与或与或”式，需先将其转换成式，需先将其转换成“与或与或”式，然后再化简。式，然后再化简。v3 3）化简后得到的最简表达式不一定是唯一的，但它）

15、化简后得到的最简表达式不一定是唯一的，但它们中的们中的“与与”项个数及项个数及“与与”项中的因子数都应该项中的因子数都应该是最少的。是最少的。四、逻辑函数的化简四、逻辑函数的化简31v 1 1、逻辑函数的最小项表达式、逻辑函数的最小项表达式v 2 2、逻辑函数的卡诺图：将逻辑函数最小项的表、逻辑函数的卡诺图：将逻辑函数最小项的表达式填入相应的方格内，对应的图形即卡诺图。达式填入相应的方格内，对应的图形即卡诺图。v 3 3、用卡诺图化简逻辑函数的步骤：、用卡诺图化简逻辑函数的步骤： 画卡诺图画卡诺图 圈卡诺圈圈卡诺圈 化简化简v 4 4、举例、举例四、逻辑函数的化简（卡诺图化简）四、逻辑函数的化

16、简（卡诺图化简）322.3 2.3 组合逻辑电路实例组合逻辑电路实例 组合逻辑电路设计方法组合逻辑电路设计方法一一 二进制加法器二进制加法器二二 译码器译码器三三 算术逻辑运算单元算术逻辑运算单元ALU四四 数据选择器数据选择器五五33一、组合逻辑电路设计方法一、组合逻辑电路设计方法v 组合逻辑电路的特点：组合逻辑电路的特点：当输入信号变化时，输出信号当输入信号变化时，输出信号也跟着变化。也跟着变化。在计算机在计算机CPUCPU设计设计中，组合电路通常被中，组合电路通常被用来产生控制信号用来产生控制信号，它的输入可能是指令的操作码和，它的输入可能是指令的操作码和状态信号，而其输出则是寄存器、存

17、储器等等的写入状态信号，而其输出则是寄存器、存储器等等的写入控制信号和数据选择信号。控制信号和数据选择信号。v 组合逻辑电路的设计步骤如下：组合逻辑电路的设计步骤如下： 分析该逻辑电路的逻辑要求；分析该逻辑电路的逻辑要求； 根据逻辑要求确定输入变量和输出变量；根据逻辑要求确定输入变量和输出变量； 将输入输出关系表示成真值表；将输入输出关系表示成真值表； 根据真值表写出输出函数的逻辑表达式，并化简；根据真值表写出输出函数的逻辑表达式，并化简； 画出逻辑电路。画出逻辑电路。34二、二进制加法器v 加法器是计算机基本运算部件加法器是计算机基本运算部件之一之一。v 一位二进制全加器一位二进制全加器：

18、输入变量：输入变量：3 3个，即被加数个，即被加数X Xn n、加数加数Y Yn n和低位来的进位和低位来的进位C Cn n； 输出变量：输出变量：2 2个，即本位的个，即本位的和和F Fn n、向高位的进位、向高位的进位C Cn n1 1。 一位全加器真值表一位全加器真值表Xn Yn Cn Fn Cn10 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 135二、二进制加法器v 由真值表可得全加器输出由真值表可得全加器输出F Fn n和进位输出和进位输出 C Cn n1 1的表达式的表达式为：为： F

19、 Fn n = X = Xn nY Yn nC Cn n + X + Xn nY Yn nC Cn n + X + Xn nY Yn nC Cn n +X +Xn nY Yn nC Cn n C Cn n1 1 = X = Xn nY Yn nC Cn n + X + Xn nY Yn nC Cn n + X + Xn nY Yn nC Cn n +X +Xn nY Yn nC Cn nv 化简可得：化简可得： F Fn n = X = Xn n Y Yn n C Cn n C Cn n1 1 = X = Xn nY Yn n + + （X Xn nY Yn n）C Cn n = X = Xn

20、 nY Yn n + + （X Xn n Y Yn n）C Cn n36一位全加器逻辑电路一位全加器逻辑电路一位全加器逻辑框图一位全加器逻辑框图37四位二进制加法器四位二进制加法器v 由由4 4个全加器个全加器串连串连构成构成行波进位加法器行波进位加法器 特点：位间进位是串行传送（称为特点：位间进位是串行传送（称为行波进位行波进位），即本位），即本位全加和全加和FiFi必须等低位进位必须等低位进位CiCi来到后才能得到。来到后才能得到。 缺点：加法时间与位数有关，速度较慢。缺点：加法时间与位数有关，速度较慢。38四位二进制加法器四位二进制加法器v 在行波进位加法器基础上进行在行波进位加法器基础

21、上进行改造改造，以便，以便并行产生进位并行产生进位，构成构成并行进位加法器。并行进位加法器。v 改造方法：改造方法：断开进位链断开进位链并行进位电路并行进位电路3940四位二进制并行进位加法器四位二进制并行进位加法器v 结论：结论：C Ci+1i+1产生不再依赖于产生不再依赖于C Ci i，而是依赖于，而是依赖于G Gi i、 P Pi i及及C C0 0, ,即进位即进位C C是参加运算的数据是参加运算的数据X X、Y Y及及C C0 0的函数。的函数。四位二进制并行加法器四位二进制并行加法器4142特点：采用特点：采用“并行进位并行进位法法”或或“超前进位超前进位产生电路产生电路”来来同时

22、形成各位的进位同时形成各位的进位。优点：运算速度大大加快。优点：运算速度大大加快。v上述上述4 4位位并行进位加法器并行进位加法器的逻的逻辑框图：辑框图：四位二进制并行进位加法器四位二进制并行进位加法器43三、算术逻辑运算单元三、算术逻辑运算单元ALUALUvALUALU（A Arithmeticrithmetic & Logic Unit & Logic Unit）：算术逻辑运）：算术逻辑运算单元，计算机中可以进行算单元，计算机中可以进行逻辑运算和算术运算逻辑运算和算术运算的部件。的部件。 全加器全加器：只能对输入数据进行加法运算。：只能对输入数据进行加法运算。 ALUALU

23、的实现的实现：在并行进位加法器的基础上，再加上一些：在并行进位加法器的基础上，再加上一些逻辑电路和功能控制信号线，可形成逻辑电路和功能控制信号线，可形成多功能多功能算术逻辑算术逻辑运算部件运算部件ALUALU。44三、算术逻辑运算单元三、算术逻辑运算单元ALUALUv74LS18174LS181芯片：芯片：4 4位多功能位多功能ALUALU，内部集成了，内部集成了并行进位电路并行进位电路。 5 5条功能选择线：条功能选择线：S S3 3S S2 2S S1 1S S0 0和和M M 1616种算术运算：种算术运算：M M0 0时，由时，由S S3 3S S2 2S S1 1S S0 0 来选择

24、，来选择，CnCn0 0有进位，有进位，CnCn1 1无进位。无进位。 1616种逻辑运算：种逻辑运算：M M1 1时，由时，由S S3 3S S2 2S S1 1S S0 0 来选择来选择45三、算术逻辑运算单元三、算术逻辑运算单元ALUALUv74LS181 ALU74LS181 ALU的构成的构成 将输入数据将输入数据A A和和B B经过函数发经过函数发生器形成它们的不同组合生器形成它们的不同组合（由功能选择线（由功能选择线S S3 3S S2 2S S1 1S S0 0 决决定），再送入并行进位加法定），再送入并行进位加法器进行器进行加法运算加法运算，从而使得，从而使得ALUALU能够

25、实现各种的运算功能够实现各种的运算功能。能。 X Xf f S1S0 S1S0 （A A，B B） Y Yf f S3S2S3S2 （A A，B B）46S S1 1S S0 0控制控制X X的产生，的产生， S S3 3S S2 2控制控制Y Y的产生的产生v功能：功能：F Fn n= X= Xn n Y Yn n (M(MC Cn n) )v 算术运算（算术运算（M=0M=0）即为：）即为：X X加加Y Y加加C Cn nv 逻辑运算（逻辑运算（M=1M=1） 由由F Fn n= X= Xn n Y Yn n 1= 1= X Xn n Y Yn n推算推算v 举例：当举例：当S S3 3S

26、 S2 2 S S1 1S S0 0=0101=0101，M=1M=1时时S S3 3S S2 2Y YS S1 1S S0 0X X000000 0000 000000A A0101ABAB0101A+BA+B1010ABAB1010A+BA+B1111A A11111111111147功能验证举例功能验证举例4849由由74LS18174LS181构成构成1616位位ALUALUv 用用4 4片片74LS181 74LS181 构成构成1616位位ALUALU 74LS181片内：并行进位 片间：串行进位。 50v 用用4 4片片74LS18174LS181 和和 1 1片片74LS182

27、74LS182 构成构成1616位位ALUALU 74LS18174LS181片内：并行进位；片内：并行进位；片间：并行进位片间：并行进位。 由由74LS18174LS181构成构成片间并行进位片间并行进位的的1616位位ALUALU51四、译码器四、译码器v 译码器功能：把输入编码译成相应的控制电位，作为芯译码器功能：把输入编码译成相应的控制电位，作为芯片的片选信号或其他操作控制信号。片的片选信号或其他操作控制信号。v 特点：特点： 有n个输入变量， 2n条输出变量（ n 2n ） ； 输入信号的2n个编码对应于2n条输出线输出：当输入为某一编码时，对应仅有一根输出为“0”（或为“1”），其

28、余输出均为“1”（或为“0”）。v 常用的译码器芯片：常用的译码器芯片： 74LS139：双24译码器（n2） 74LS138：38译码器（n3）5274LS13974LS139v 内部集成了两个内部集成了两个2 24 4译码译码器；器；v 功能表：功能表： “使能”控制端E：用来控制译码器是否工作，当E#端为“1”时，禁止译码器工作，此时译码器的所有输出线均为无效即“1”。 输入输入输出输出EBAY0Y1Y2Y3HLLLLXLHLHXLLHHHLHHHHHLHHHHHLHHHHHLX：指可以取值：指可以取值1或者或者05374LS13974LS139v 按照真值表，四个输出的逻辑代数式为：按

29、照真值表，四个输出的逻辑代数式为：ABEY2 ABEY3 v 2 24 4译码器逻辑电路：译码器逻辑电路：ABEY0 ABEY1 5474LS13874LS138v 3 3输入输入8 8输出输出的译码器：的译码器：3 38 8译码器；译码器；v 功能表：功能表：输输 入入输输 出出G1G2AG2BC B AY7 Y6 Y5 Y4 Y3 Y2 Y1 Y01 0 00 0 0 1 1 1 1 1 1 1 0 1 0 00 0 1 1 1 1 1 1 1 0 11 0 00 1 0 1 1 1 1 1 0 1 11 0 00 1 1 1 1 1 1 0 1 1 11 0 01 0 0 1 1 1 0

30、 1 1 1 11 0 01 0 1 1 1 0 1 1 1 1 11 0 01 1 0 1 0 1 1 1 1 1 11 0 01 1 1 0 1 1 1 1 1 1 10 X XX X X 1 1 1 1 1 1 1 1X 1 XX X X 1 1 1 1 1 1 1 1X X 1X X X 1 1 1 1 1 1 1 1 55五、数据选择器v 数据选择器也称多路选择开关。v 数据选择器是从2n个输入数据中选择一个送到输出端，选择哪一个输入数据由n位地址输入来选择决定。562.4 2.4 时序逻辑电路实例时序逻辑电路实例 触发器和锁存器触发器和锁存器 一一 寄存器寄存器二二 计数器计数器三

31、三 移位寄存器移位寄存器四四57一、一、触发器和锁存器触发器和锁存器 v （1 1）电平触发方式触发器）电平触发方式触发器v C C：时钟信号时钟信号v D D：数据输入信号数据输入信号v Q Q：输出信号，代表输出信号，代表触发器的状态触发器的状态，即储存了，即储存了0/10/1v Q Q(Q)(Q)：反相输出信号：反相输出信号58一、一、触发器和锁存器触发器和锁存器 v （1 1）电平触发方式触发器）电平触发方式触发器v特点：特点：触发器触发器只在时钟信号只在时钟信号C C为触发约定电平为触发约定电平高电平高电平（或低电平）时，才（或低电平）时，才接收输入数据接收输入数据D D（至（至Q

32、Q端），端），否则，否则，触发器状态保持不变触发器状态保持不变。在时钟信号在时钟信号C C为触发约定电平时，为触发约定电平时，输出输出Q Q端的状态端的状态随着输入端随着输入端D D的变化而变化的变化而变化；v电平触发方式触发器电平触发方式触发器又称为又称为D D锁存器锁存器，主要用作存储，主要用作存储器的地址锁存器，以使器的地址锁存器，以使CPUCPU发出的地址在整个存储器发出的地址在整个存储器读或写周期保持稳定不变。读或写周期保持稳定不变。59一、一、触发器和锁存器触发器和锁存器 v （2 2）边沿触发方式触发器）边沿触发方式触发器v CP：时钟信号时钟信号D：数据输入数据输入v RD：异

33、步清零端，任何时间该信号为异步清零端，任何时间该信号为0，则，则Q端必清零端必清零v SD：异步置位端，任何时间该信号为异步置位端，任何时间该信号为0，则，则Q端必置端必置1v Q：输出信号，代表输出信号，代表触发器的状态；触发器的状态；Q：反相输出信号：反相输出信号60一、一、触发器和锁存器触发器和锁存器 v （2 2）边沿触发方式触发器）边沿触发方式触发器v特点：特点：触发器触发器只在时钟脉冲只在时钟脉冲CPCP的约定边沿的约定边沿（上升沿或下降（上升沿或下降沿）来到时，才沿）来到时，才接收输入数据接收输入数据D D（至（至Q Q端），否则，端），否则，触发器状态保持不变触发器状态保持不变

34、。在时钟信号在时钟信号C C为高电平或者低电平时，为高电平或者低电平时，输出输出Q Q端的状端的状态不会随着输入端态不会随着输入端D D的变化而变化的变化而变化；v常用的正边沿触发器之一就是常用的正边沿触发器之一就是D D触发器，由于它在触发器，由于它在CPCP上上升沿以外时间出现在升沿以外时间出现在D D端的数据变化和干扰信号不会被端的数据变化和干扰信号不会被接收，因此接收，因此具有很强的抗干扰能力具有很强的抗干扰能力而得到广泛应用。而得到广泛应用。它一般可用来组成寄存器、计数器和移位寄存器等它一般可用来组成寄存器、计数器和移位寄存器等 。61二、寄存器二、寄存器v 功能：存储二进制信息。功

35、能：存储二进制信息。v 组成：由一组触发器组成，组成：由一组触发器组成，所有触发器采用同所有触发器采用同一个时钟信号或其他控制信号一个时钟信号或其他控制信号，以便进行统一以便进行统一的打入或其他控制操作。的打入或其他控制操作。v 由由n n位触发器构成的寄存器称为位触发器构成的寄存器称为n n位寄存器，它位寄存器，它可以存储可以存储n n位二进制信息。位二进制信息。62二、寄存器二、寄存器v 工作原理：工作原理：当时钟脉冲当时钟脉冲CPCP到来时，寄存器的输入数到来时，寄存器的输入数据（据（D D3 3D D0 0）同时打入寄存器，即输入）同时打入寄存器，即输入存放存放输输出到寄存器的输出端（

36、出到寄存器的输出端（Q Q3 3Q Q0 0）。）。v CLRCLR：寄存器清零信号，为低电平时，寄存器的寄存器清零信号，为低电平时，寄存器的输出端清为零。输出端清为零。63二、寄存器二、寄存器v 带清零端的带清零端的8D8D触发器触发器74LS27374LS273芯片芯片 MRMR：清零信号，当为低电平时，无论输入清零信号，当为低电平时，无论输入D D是是什么，输出什么，输出Q Q均为均为0 0。 CPCP：寄存器打入脉冲信号，当寄存器打入脉冲信号，当CPCP来一上升沿，则来一上升沿，则将输入端将输入端D D数据打到输出端数据打到输出端Q Q，并在下一上升沿来，并在下一上升沿来到之前，到之前

37、，Q Q端保持不变。端保持不变。 64三、移位寄存器三、移位寄存器v 功能：对数据进行移位。功能：对数据进行移位。v 组成：由多个触发器组成，组成：由多个触发器组成，一个触发器的输出接到一个触发器的输出接到另一个触发器的输入另一个触发器的输入，当公共时钟信号，当公共时钟信号CPCP上升沿时，上升沿时，所有触发器的输出均写入相邻的下一个触发器中，所有触发器的输出均写入相邻的下一个触发器中，从而实现移位。从而实现移位。v 通常，移位寄存器同时具备通常，移位寄存器同时具备置数、左移、右移置数、左移、右移等功等功能。能。 65三、移位寄存器三、移位寄存器v 74LS299信号： S1S0：功能选择 O

38、E1OE2：输出使能 I/O0I/O7：数据线 MR：清零 DS0：右移时，将其移入最高位Q0。v 74LS299信号： Q7：右移时，最低位从Q7移出。 DS7：左移时，将其移入最低位Q7。 Q0：左移时，最高位从Q0移出。输入信号相应操作CPS1 S0MROE1 OE2000清零，Q0 Q7 I/O0 I/O7输出低电平111并行置数，I/On Qn10001右移，DS0 Q0, Q0 Q1，Q7右移出,Q0 Q7 I/O0 I/O710010左移，DS7 Q7, Q7 Q6，Q0左移出,Q0 Q7 I/O0 I/O710000保持，Q0 Q7输出保持不变,Q0 Q7 I/O0 I/O7表

39、27 74LS299移位寄存器功能表66三、移位寄存器三、移位寄存器67四、计数器四、计数器按功能分：按功能分： 加法计数器：加法计数器：1 1计数计数 减法计数器：减法计数器：1 1计数计数 可逆计数器：即可可逆计数器：即可1 1计数又可计数又可1 1计数计数按进位制分：按进位制分： 二进制计数器：低位触发器逢二进制计数器：低位触发器逢2 2进进1 1。 十进制计数器：采用十进制计数器：采用BCDBCD码计数。码计数。v在计算机中使用的大多是在计算机中使用的大多是同步同步二进制计数器，用来作二进制计数器，用来作为为程序计数器程序计数器PCPC。68四、计数器四、计数器v74LS161 474

40、LS161 4位二进制计数器位二进制计数器v 特性：特性： 4 4位二进制、同步、带进位输出的加法计数器位二进制、同步、带进位输出的加法计数器v 功能：置数、清零、加功能：置数、清零、加1 1计数、保持计数、保持v 信号：信号： CLRCLR：异步清零信号异步清零信号 LOADLOAD：置数控制信号，为低电平时，在时钟脉冲置数控制信号，为低电平时，在时钟脉冲CLKCLK上跳沿，将输入信号上跳沿，将输入信号D DA A打入计数器打入计数器Q QD DQ QA A ENPENP、ENTENT：计数使能信号，都为高电平时，计数使能信号，都为高电平时，1 1计计数数 RCORCO：进位输出信号，当计数器加进位输出信号，