电工学简明教程_13门电路和组合逻辑电路

1、第第 13 章章门电路和组合逻辑电路门电路和组合逻辑电路第第 13 章门电路和组合逻辑电路章门电路和组合逻辑电路13.1基本门电路及其组合基本门电路及其组合13.3CMOS 门电路门电路13.2TTL 门电路门电路13.4组合逻辑电路的分析和设计组合逻辑电路的分析和设计13.5加法器加法器13.6编码器编码器13.7译码器和数字显示译码器和数字显示*13.8半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件*13.9应用举例应用举例一类称为模拟信号，它一类称为模拟信号，它是指时间上和数值上的变化是指时间上和数值上的变化都是连续平滑的信号，如图都是连续平滑的信号，如图( (a) )中的正弦

2、信号，处理模拟中的正弦信号，处理模拟信号的电路称为模拟电路。信号的电路称为模拟电路。电子电路中的信号分为两大类：电子电路中的信号分为两大类：另一类称为数字信号，另一类称为数字信号，它是指时间上和数值上的变它是指时间上和数值上的变化都是不连续的，如图化都是不连续的，如图( (b) )中的信号，处理数字信号的中的信号，处理数字信号的电路称为数字电路。电路称为数字电路。( (b) )( (a) )13.1基本门电路及其组合基本门电路及其组合13.1.1逻辑门电路的基本概念逻辑门电路的基本概念13.1.1逻辑门电路的基本概念逻辑门电路的基本概念门电路：实现各种逻辑关系的电路。门电路：实现各种逻辑关系的

3、电路。分析逻辑电路时只用两种分析逻辑电路时只用两种相反的工作状态，并用相反的工作状态，并用 1 或或 0 表示。如开关接通用表示。如开关接通用 1 表示，表示，开关断开用开关断开用 0 表示。灯亮可用表示。灯亮可用 1 表示，灯灭可用表示，灯灭可用 0 表示。表示。正逻辑系统：高电位用正逻辑系统：高电位用 1 表示，低电位用表示，低电位用 0 表示。表示。负逻辑系统：高电位用负逻辑系统：高电位用 0 表示，低电位用表示，低电位用 1 表示。表示。1与与逻辑逻辑如如( (a) )图所示。图所示。全部条件具备结果才发生全部条件具备结果才发生记为记为： A B = Y2或或逻辑逻辑如如( (b) )

4、图所示。图所示。一个或一个以上条件具备一个或一个以上条件具备结果就发生。结果就发生。记为记为：A + B = Y3非逻辑非逻辑如如( (c) )图图条件具备结果条件具备结果不不发生发生；条件条件不不具备结果发生具备结果发生YA 记为：记为：13.1.2分立元件基本逻辑门电路分立元件基本逻辑门电路1二极管二极管与与门电路门电路 +12 VABCDADBDCYR设：设：uA = 0， uB = uC = 3 V 则则 DA导通，导通，DB、DC 截止截止。uY = 0.3 V uY = 0.3 VY = 0uA，uB，uC 中任意一个或两个为中任意一个或两个为 0， Y = 0。设：设：3 V 为

5、高电位为高电位 1，0.3 V 为低电位为低电位 0，二极管，二极管管压降为管压降为 0.3 V。 +12VABCDADBDC设：设：uA = uB = uC = 0DA、DB、DC 都导通都导通Y = 0uY = 0.3 VYuY = 0.3 VRuY = 3.3 V设：设： uA = uB = uC = 3 V uY = 3.3 V， Y = 1DA、DB、DC 都截止都截止 +12VABCDADBDCYR由以上分析可知：只有当由以上分析可知：只有当 A、B、C 全为高电平时，全为高电平时，输出端输出端 Y 才为高电平。正好符合才为高电平。正好符合与与门的逻辑关系门的逻辑关系。结论：结论：

6、与逻辑关系式：与逻辑关系式：Y = A B C与门逻辑状态表与门逻辑状态表ABCY00000000000111100001111010101011逻辑符号逻辑符号例例：两输入两输入与与门波形图门波形图Y = A BDA 12 VYABCDBDCR设：设：uA = 3 V，uB = uC = 0 V 则则 DA 导通。导通。uY = (3 0.3) V = 2.7 V DB 、DC 截止，截止， Y = 1uY = 2.7 VuA， uB， uC 中任意一个或两个为中任意一个或两个为 1， Y = 1。2二极管或门电路二极管或门电路DA 12VYABCDBDC设设： uA = uB = uC =

7、 3 VDA 、DB、DC 都导通都导通uY = 2.7 VuY = 2.7 V，Y = 1RuY= 0.3V设设： uA = uB = uC = 0 V DA、 DB、DC 都导通都导通uY = 0.3 V， Y = 0DA 12VYABCDBDCR或或逻辑关系式：逻辑关系式：Y = A + B + C或或门逻辑状态表门逻辑状态表ABCY00010111110111100001111010101011结论结论：由以上分析可知由以上分析可知，当当 A、B、C 任一为高电平时，任一为高电平时，输出端输出端 Y 才为高电平。正才为高电平。正好符合好符合或或门的逻辑关系。门的逻辑关系。或逻辑关系式：

8、或逻辑关系式：Y = A + B例：二输入或门波形图例：二输入或门波形图3晶体管晶体管非非门电路门电路当当 A 为高电平时为高电平时( (即即 A = 1) )晶体管饱和晶体管饱和集电极电位为低电平集电极电位为低电平( (0 V 附近附近) )即即Y = 0当当 A 为低电平时为低电平时( (即即 A = 0) )晶体管截止晶体管截止集电极电位为高电平集电极电位为高电平( (近似等于近似等于 UCC) )即即Y = 1结论结论：Y 等于等于 A 的非；记为的非；记为AY 非门电路也称为反相器。非门电路也称为反相器。逻辑符号逻辑符号波形图波形图13.1.3基本逻辑门电路的组合基本逻辑门电路的组合

9、1与非与非门电路门电路逻辑表达式逻辑表达式BAY 2或非或非门电路门电路逻辑表达式逻辑表达式BAY 3与或非与或非门电路门电路逻辑表达式逻辑表达式CBABY 13.2TTL 门电路门电路13.2.1TTL 与非门电路与非门电路13.2.1TTL 与非门电路与非门电路+5VABCT1R1R2T2T3T4T5R3R5R4Y设设：uA= 0.3V uB= uC=3.6V，则，则 VB1= (0.3+0.7) V= 1VRLuY = 5 ube3 ube4 uR2拉电流拉电流VB1 = 1 VuY = 3.6 VT2 、T5 截止截止， T3、 T4 导通导通，小小= (5 0.7 0.7)V = 3

10、.6 VY = 11输入不全为输入不全为 1+5VA B C R1C1B1+5 VABCT1R1R2T2T3T4T5R3R5R4Y设设 uA = uB = uC = 3.6 V ，输入端全部是高电平，输入端全部是高电平， VB1 升高，升高，足以使足以使 T2 、T5 导通，导通，uo = 0.3 V，Y = 0。且且 VB1 = 2.1 V，T1 发射发射结全部反偏。结全部反偏。VC2 = UCE2 + UBE5 = (0.3 + 0.7) V = 1 V，使，使 T3 导通，导通，T4 截止。截止。灌电流灌电流T1R1+VCCVB1 = 2.1 VVC2=1VuY = 0.3 V2输入全为

11、输入全为 1由以上分析可知：由以上分析可知：当输入端当输入端 A、B、C 均为高电平时，输出端均为高电平时，输出端 Y 为低电为低电平。当输入端平。当输入端 A、B、C 中只要有一个为低电平，输出端中只要有一个为低电平，输出端Y 就为高电平就为高电平，正好符合正好符合与非与非门的逻辑关系。门的逻辑关系。ABCY&ABCY 与非门的逻辑功能：与非门的逻辑功能：全全 1 出出 0，有，有 0 出出 1。TTL 与非与非门组件就是将若干个门组件就是将若干个与非与非门电路，经过集门电路，经过集成电路工艺制作在同一芯片上成电路工艺制作在同一芯片上。 &+UC14 13 12 11 10 9 8 1 2

12、3 4 5 6 7地地74LS00&74LS00 组件含有组件含有两个输入端的两个输入端的与与非非门四个。门四个。 74LS20 四输入四输入 2 门门74LS00 两输入两输入4 门门13.2.2三态输出与非门电路三态输出与非门电路E = 1 时，二极管时，二极管 D 截止，截止， Y = A B，同同 TTL 与非与非门。门。E = 0 时时， VB1 = 1 V， T2 、T4 截止；截止；二极管二极管 D 导通，导通，使使 VB3 = 1 V。T3、T4 截止，截止，输出端开路输出端开路( (高阻状态高阻状态) )逻辑符号逻辑符号如图如图( (b) )、图、图( (c) )所示所示13

13、.3CMOS 门电路门电路13.3.1CMOS非门电路非门电路AYT2+UDDT1N 沟道沟道P 沟道沟道GGDSS13.3.1CMOS非门电路非门电路当当 A 为高电平时，为高电平时，T1 导通、导通、T2 截止，截止，输出输出 Y 为低电平。为低电平。当当 A 为低电平时，为低电平时，T2 导通、导通、T1 截止，截止，输出输出 Y 为高电平。为高电平。三态门的应用三态门的应用：母线母线 总线总线 让各门的控制端让各门的控制端 E 轮流轮流处于高电平处于高电平,即任何时间只能即任何时间只能有一个三态门处于工作状态有一个三态门处于工作状态,而其余三态门均处于高阻状而其余三态门均处于高阻状态态

14、，这样这样，母线母线( (总线总线) )就就会会轮流接收各三态门的输出。轮流接收各三态门的输出。这种方法在计算机中广泛采用。这种方法在计算机中广泛采用。13.3.2CMOS与非与非门电路门电路T4 与与 T3 并联，并联，T1 与与 T2 串联。串联。当当 AB 都是高电平时都是高电平时，T1 与与 T2 同时导通同时导通，T4 与与 T3 同同时截止；输出时截止；输出 Y 为低电平。为低电平。当当 AB 中有一个是低电平中有一个是低电平时，时，T1 与与 T2 中有一个截止，中有一个截止，T4 与与 T3 中有一个导通，输出中有一个导通，输出 Y 为高电平。为高电平。ABT4T3T1T2+U

15、DDY13.3.3CMOS或非门电路或非门电路BT4T3T1T2AY当当 AB 中有一个是高电中有一个是高电平时，平时，T1 与与 T2 中有一个导中有一个导通，通，T4 与与 T3 中有一个截止，中有一个截止，输出输出 Y 为低电平。为低电平。当当 AB 都是低电平时都是低电平时，T1 与与 T2 同时截止同时截止，T4 与与 T3 同时导通；输出同时导通；输出 Y 为高为高电平。电平。13.4组合逻辑电路的分析和设计组合逻辑电路的分析和设计13.4.1逻辑代数逻辑代数13.4.1逻辑代数逻辑代数逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数不代表数

16、，而是代表两种相互对立的状态。逻辑代数不代表数，而是代表两种相互对立的状态。逻辑代数中的变量称为逻辑变量。它只能取逻辑代数中的变量称为逻辑变量。它只能取 0 或或 1。1逻辑代数运算法则逻辑代数运算法则基本运算法则：基本运算法则：( (1) ) 0 A = 0( (2) ) 1 A = A( (3) ) A A = A04 AA) )( ( (5) ) 0 + A = A( (6) ) 1 + A = 1( (7) ) A + A = A18 AA) )( (AA ) )( (9交换律交换律：BAAB ) )( (10ABBA ) )( (11)()(12BCACABABC ) )( ()()

17、(13CBACBACBA ) )( (结合律：结合律：分配律：分配律：ACABCBA )(14) )( ()(15CABABCA ) )( (证明证明：BCACABAACABA )(BCCBAA )(BCA A1 + (B + C) + BC吸收律：吸收律：ABAA )(16) )( (证：证：ABAABAABAA )1()(ABBAA )(17) )( (BABAA ) )( (19AABA ) )( (18证：证：BABAAABAA )(ABAAB ) )( (20ABABA )(21) )( (反演律：反演律：BAAB ) )( (22BABA ) )( (232逻辑函数的表示方法逻辑函

18、数的表示方法( (1) )逻辑状态表逻辑状态表ABCY00000100000111100001111010101011( (2) )逻辑式逻辑式1) )常采用与常采用与- -或表达式的形式；或表达式的形式；2) )在状态表中选出使函数值为在状态表中选出使函数值为 1 的变量组合；的变量组合；3) )变量值为变量值为1的写成原变量，为的写成原变量，为 0 的写成反变量，得到其值为的写成反变量，得到其值为 1 的乘的乘积项组合。积项组合。4) )将这些乘积项加起来将这些乘积项加起来( (逻辑或逻辑或) )得到与得到与- -或逻辑函数式。或逻辑函数式。ABCCBAY ( (3) )逻辑图逻辑图ABC

19、CBAY 由逻辑式得到逻辑图由逻辑式得到逻辑图ABC&111Y&3逻辑函数的化简逻辑函数的化简 例例 1 应用逻辑代数运算法则化简下列逻辑式：应用逻辑代数运算法则化简下列逻辑式：DBCDCBAABDABCY 解解 )(DADBCDCBAABCY ABDBCDCBAABC DBCDCBACAB )1(DBCDCBAAB DBCDCAAB )(DBCDCBAB CDDCBAB )(CDCDBAB CDBAB CDAB )1(CDB 13.4.2组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路：组合逻辑电路：逻辑电路在某一时刻的输出状态仅逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。由

20、该时刻电路的输入信号所决定。已知组合逻辑电路图，确定它们的逻辑功能。已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：分析步骤：( (1) )根据逻辑图，写出逻辑函数表达式根据逻辑图，写出逻辑函数表达式( (2) )对逻辑函数表达式化简或变换对逻辑函数表达式化简或变换( (3) )根据最简表达式列出状态表根据最简表达式列出状态表( (4) )由状态表确定逻辑电路的功能由状态表确定逻辑电路的功能 例例 2 分析下图逻辑电路的功能。分析下图逻辑电路的功能。状态表状态表A B Y0 0 00 1 11 0 11 1 0功能功能：当当 A、B 取值不相同时，取值不相同时， 输出为输出为 1，是是异或异

21、或门。门。AB= 1YY&AB&ABABAABBABBABAY ABBABA BABABABBAA )()(BA 异或异或门符号门符号13.4.3组合逻辑电路的设计组合逻辑电路的设计已知逻辑要求已知逻辑要求列出逻辑状态表列出逻辑状态表写出逻辑式写出逻辑式运用逻辑代数化简运用逻辑代数化简画出逻辑图画出逻辑图 例例 3 试设计一逻辑电路供三人试设计一逻辑电路供三人( (A、B、C) )表决表决用。每人有一按键，如果赞成，就按电键，表示用。每人有一按键，如果赞成，就按电键，表示 1；如；如果不赞成，不按电键，表示果不赞成，不按电键，表示 0；表决结果用指示灯来表；表决结果用指示灯来表示。如果多数赞成

22、，则指示灯亮，示。如果多数赞成，则指示灯亮，Y = 1；反之，则灯不；反之，则灯不亮，亮，Y = 0 。 解解 ( (1) )由题意列出逻辑状态表由题意列出逻辑状态表ABC 三个输入变量三个输入变量，共八种组合共八种组合。00001111ABCY001100110101010100010111逻辑状态表逻辑状态表( (2) )由逻辑状态表写出逻辑式由逻辑状态表写出逻辑式取取 Y = 1 写逻辑式写逻辑式Y = A B C + A B C + A B C + A B C( (3) )化简逻辑式化简逻辑式Y = A B C + A B C + A B C + ABC + ABC + ABC = A

23、B (C+ C) + BC (A + A) + CA (B + B) = AB + BC + CA( (4) )由逻辑式画出逻辑图由逻辑式画出逻辑图&ABC1Y13.5加法器加法器13.5.1半加器半加器13.5.1半加器半加器只求本位和，不考虑低位的进位。只求本位和，不考虑低位的进位。实现半加操作的电路称为半加器。实现半加操作的电路称为半加器。 COSCABC = AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号A、B 为两个加数为两个加数C 为向高位的进位为向高位的进位S 为半加和为半加和状态表状态表A B C0 0 00 1 01 0 1 1 S010 11 0BABABAS =

24、 1&ABSC13.5.2全加器全加器被加数、加数以及低位的进位三者相加称为被加数、加数以及低位的进位三者相加称为“全加全加”，实现全加操作的电路称为全加器实现全加操作的电路称为全加器。Ci-1：来自低位的进位：来自低位的进位Ci：向高位的进位：向高位的进位 COCiAiBiCISiCi-1半半加加器器半半加加器器AiBiCi-1CiSiSAiBi SCi-11AiBiCi-1Si00000001101110001111010010111011状态表状态表Ci01111000全加器全加器逻辑符号逻辑符号 例例 1 用两个全加器组成一个逻辑电路以实现两个用两个全加器组成一个逻辑电路以实现两个 2

25、位二进制数的加法运算。位二进制数的加法运算。 COA0B0CIS0 COC1A1B1CIS110011101 设二进制数为设二进制数为A1 A0 + B1 B0 = 10 + 1113.6编码器编码器13.6.1二二 - - 十进制编码器十进制编码器编码：编码：用数字或符号来表示某一对象或信号的过程称用数字或符号来表示某一对象或信号的过程称为编码。为编码。在数字电路中，一般用的是二进制编码，在数字电路中，一般用的是二进制编码，n 位二进制位二进制代码可以表示代码可以表示 2n 个信号。个信号。13.6.1二二 - - 十进制编码器十进制编码器将十进制的十个数将十进制的十个数 0、1、2 9 编

26、成二进制代码的电编成二进制代码的电路称二路称二 - - 十进制编码器，这种二十进制编码器，这种二 - - 十进制代码称十进制代码称 BCD 码码。1二进制代码的位数二进制代码的位数十个数码，取十个数码，取 n 等于等于 4。通常称为通常称为 10 - - 4 线编码器线编码器2列编码表列编码表4 位二进制代码共有十六种状态，取任何十种状态都可以位二进制代码共有十六种状态，取任何十种状态都可以表示表示 0 9 十个数。十个数。8421 编码是在编码是在 4 位二进制代码的十六种状态中，取出前位二进制代码的十六种状态中，取出前十种状态，表示十种状态，表示 0 9 十个数，后六个状态去掉。十个数，后

27、六个状态去掉。8421 编码表编码表0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数输输 出出Y3Y2Y1Y0(I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)3由编码表写出逻辑式由编码表写出逻辑式98983IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 0 0 0 0 0 1 0 0 0 1 2 0 0

28、 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数输输 出出Y3Y2Y1Y0(I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)编码器编码器& +5V1k10Y30 1 2 3 4 5 6 7 8 9 01114由逻辑式画出逻辑图由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S90I1I2I3I4I5I6I7I8I9I*13.6.2优先编码器优先编码器根据请求信号的优先级别，按次序进行编码。如根据请求信号的优先级别，按次序

29、进行编码。如CT74LS147 型型 10 4 线优先编码器。线优先编码器。74LS147 型优先编码器的编码表型优先编码器的编码表输入输入输出输出123456789IIIIIIIII0123YYYY111111111111100110100111111111101101111111110111013.7译码器和数字显示译码器和数字显示13.7.1二进制译码器二进制译码器译码是编码的反过程，将二进制代码按编码时的原意译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码翻译成对应的信号或十进制数码( (输出输出) )。13.7.1二进制译码器二进制译码器例如：例如：2 线线

30、 4 线译码器、线译码器、 3 线线 8 线译码器、线译码器、4 线线 16 线译码器等。线译码器等。 现以现以 3 线线 8 线译码器线译码器 74LS138 为例说明为例说明其输入其输入 3 位二进制代码：位二进制代码：ABC，输出，输出 8 个信号低电平个信号低电平有效：有效：。70YY现以现以 3 8 线译码器线译码器 74LS138 为例说明为例说明其余输出为其余输出为 1，00 YABC = 000 时，时，1译码器的状态表译码器的状态表输入输入输出输出A B C0 0 00 0 10 1 00 1 11 0 01 1 01 0 11 1 1876543210YYYYYYYYY0

31、1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 02译码器逻辑式译码器逻辑式CBAY 2CBAY 0BCAY 3CBAY 1&当当 S1= 1、S2= S3 = 0 时，才正常译码时，才正常译码。 13译码器逻辑图译码器逻辑图1C AAB 11B C ABC0Y1Y7Y3译码器逻辑图译码器逻辑图为三个使能输入端，只有当它们分别为为三个使能输入端，只有当它们分别为0 0、0 0、1 1，译码器才正常译码；否则不论

32、译码器才正常译码；否则不论 ABC 为何值，为何值，都输出高电平。都输出高电平。70 YY123SSS13.7.2二二 - - 十进制显示译码器十进制显示译码器1半导体数码管半导体数码管将十进制数码管分成七个字段，每段为一个发光二极管。将十进制数码管分成七个字段，每段为一个发光二极管。abfgecdf g a be dc abcde fg共阴极接法共阴极接法+ + +abcde fg共阳极接法共阳极接法2七段显示译码器七段显示译码器七段显示译码器的功能是把七段显示译码器的功能是把 8421 二二 - - 十进制代码译十进制代码译成对应于数码管的七个字段信号，驱动数码管显示出相成对应于数码管的七个字段信号，驱动数码管显示出相应的十进制数码。应的十进制数码。74LS247 译码器接共阳极数码管。它有四个输入端译码器接共阳极数码管。它有四个输入端 A0，A1，A2，A3 和七个输出端和七个输出端gfedcba三个输入控制端：三个输入控制端：。时时，数数码码管管显显示示，：试试灯灯输输入入端端，当当800 LTBILT。熄灭熄灭于零时，数码管