微机6章(存储器1)

1、1第第6 6章章 存储器存储器n教学重点教学重点n半导体存储器的分类半导体存储器的分类n芯片芯片 SRAM 2114 和和 DRAM 4116n芯片芯片EPROM 2764 和和 EEPROM 2817An存储器与存储器与CPU的连接的连接2存储器n微型计算机的存储结构微型计算机的存储结构n寄存器寄存器位于位于CPU中中n高速缓存高速缓存(CACHE)分分CPU内部、外部，还分一级、内部、外部，还分一级、二级二级n主存主存由半导体存储器由半导体存储器(ROM/RAM)构成构成n辅存辅存指磁盘、磁带、磁指磁盘、磁带、磁鼓、光盘等大容量存储器，鼓、光盘等大容量存储器，采用磁、光原理工作采用磁、光原

2、理工作n本章讨论半导体存储器及组本章讨论半导体存储器及组成主存的方法成主存的方法CPU（寄存器）（寄存器）CACHE（高速缓存）（高速缓存）主存（内存）主存（内存）辅存（外存）辅存（外存）36.1 半导体存储器的分类半导体存储器的分类n按制造工艺分类按制造工艺分类n双极型：速度快、集成度低、功耗大双极型：速度快、集成度低、功耗大nMOS型：速度慢、集成度高、功耗低型：速度慢、集成度高、功耗低n按使用属性分类按使用属性分类n随机存取存储器随机存取存储器 RAM：可读可写、断电丢失：可读可写、断电丢失n只读存储器只读存储器 ROM：只读、断电不丢失：只读、断电不丢失详细分类，请看图示：详细分类，请

3、看图示：P176 P176 图图6-26-24图图6-2 半导体存储器的分类半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态 RAM（SRAM）动态动态 RAM（DRAM） 非易失非易失 RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程 ROM（PROM） 紫外线擦除可编程紫外线擦除可编程 ROM（EPROM）电擦除可编程电擦除可编程 ROM（EEPROM）56.2 6.2 读写存储器读写存储器RAMRAM类型类型构成构成速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间

4、电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池快快低低小容量非易失小容量非易失66.2.1 6.2.1 基本存储电路基本存储电路1. 六管静态存储电路六管静态存储电路 P177-17872. 2. 单管动态存储电路单管动态存储电路 P178P1788SRAM 芯片的内部芯片的内部结构结构D行行地地址址译译码码列地址译码列地址译码A3A2A1A0A4 A5 A6 A710015151CSOEWE输入缓冲输入缓冲输出输出缓冲缓冲6管基本管基本存储单元存储单元列选通列选通96.2.2 RAM的结构的结构10半导体存储器芯片的结构半导体存储器芯片的结构（一）（一）存储体存储体由

5、基本存储电路构成，用来存储由基本存储电路构成，用来存储信息，通常排列成矩阵。信息，通常排列成矩阵。（二）外围电路（二）外围电路地址译码地址译码电路电路根据输入的地址编码来选中芯根据输入的地址编码来选中芯片内某个特定的存储单元。片内某个特定的存储单元。 I/O电路电路处于数据总线和被选中单元之间，控处于数据总线和被选中单元之间，控制被选中单元读出或写入，有放大作用。制被选中单元读出或写入，有放大作用。 片选控制端片选控制端CS和和读写读写控制逻辑。控制逻辑。数据缓冲数据缓冲电路电路数据输入输出通道。数据输入输出通道。113. 地址译码电路地址译码电路译译码码器器A5A4A3A2A1A06301存

6、储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码结构单译码结构双译码结构双译码结构p246124. 一个实例一个实例SRAM芯片芯片2114n存储容量为存储容量为10244n18个个引脚：引脚：n10 根地址线根地址线 A9A0n4 根数据线根数据线 I/O4I/O1n片选片选 CSn读写读写 WE123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGND13SRAM芯片芯片6264n存储容量为存储容量为 8K8n28个引脚：个引脚：n13 根

7、地址线根地址线 A12A0n8 根数据线根数据线 D7D0n2 根片选根片选 CS1、CS2n读写读写 WE、OE+5VWECS2A8A9A11-OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615146.2.3 RAM与与CPU的连接的连接n半导体存储器与半导体存储器与CPU的连接是本章的的连接是本章的重点重点nSRAM、EPROM与与CPU的连接的连接n其其译码方法译码方法同样适合同样适合I/O端口端口15存储芯片与存储芯片与CPU的连接的连接n存储芯片

8、数据线的处理存储芯片数据线的处理n存储芯片地址线的处理存储芯片地址线的处理n存储芯片片选端的处理存储芯片片选端的处理n存储芯片读写控制线的处理存储芯片读写控制线的处理nP182连接时需注意的几个方面连接时需注意的几个方面161. 存储芯片数据线的处理存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好 8 根：根：n一次可从芯片中访问到一次可从芯片中访问到 8 位数据位数据n全部数据线与系统的全部数据线与系统的 8 位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足 8 根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到 8 位数据位数据n利用多个芯片扩充数据

9、位（数据宽度）利用多个芯片扩充数据位（数据宽度）n这种扩充方式称这种扩充方式称“位扩充位扩充”17位扩充位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE两片同时选中数据分别提供182. 存储芯片地址线的连接存储芯片地址线的连接n芯片的地址线通常应全部与系统芯片的地址线通常应全部与系统的低位地址总线相连的低位地址总线相连n寻址时，这部分地址的译码是在寻址时，这部分地址的译码是在存储芯片内完成的，我们称为存储芯片内完成的，我们称为“片内译码片内译码”19片内译码片内译码地址线地址线 A9A0存储芯片存储芯片存储单元存储单元2

10、0片内译码片内译码000H001H002H3FDH3FEH3FFH000000010010110111101111（16进制表示）进制表示）A9A0片内片内10 位地址译码位地址译码10 位地址的变化：位地址的变化：全全0全全121 存储芯片片选端的译码存储芯片片选端的译码n存储系统常需要利用多个存储芯片进行容量的扩充，也就是存储系统常需要利用多个存储芯片进行容量的扩充，也就是扩充存储器的地址范围扩充存储器的地址范围n这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”n进行进行“地址扩充地址扩充”时，需要利用存储芯片的片选端来对存储时，需要利用存储芯片的片选端来对存储芯片（芯

11、片组）进行寻址芯片（芯片组）进行寻址n通过存储芯片的片选端与系统的高位地址线相关联来实现对通过存储芯片的片选端与系统的高位地址线相关联来实现对存储芯片（芯片组）的寻址，常用的方法有：存储芯片（芯片组）的寻址，常用的方法有：n全译码全译码全部高位地址线与片选端关联（参与芯片译码）全部高位地址线与片选端关联（参与芯片译码）n部分译码部分译码部分高位地址线与片选端关联（参与芯片译码）部分高位地址线与片选端关联（参与芯片译码）n线选法线选法某根高位地址线与片选端关联（参与芯片译码）某根高位地址线与片选端关联（参与芯片译码）n片选端常有效片选端常有效无高位地址线与片选端关联（不参与芯片译码）无高位地址线

12、与片选端关联（不参与芯片译码）22地址扩充（字扩充）地址扩充（字扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000低位地址线低位地址线高位地址线高位地址线23片选端常有效片选端常有效A19A15 A14A0 全全0全全1D7D027256EPROMA14A0CE片选端常有效片选端常有效与与A19A15 无关无关24 译码和译码器译码和译码器n译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为唯一翻译为唯一一个一个“有效输出有效输出”的过程的过程n译码器件：译码器件：n采用门电路组合逻辑进行

13、译码采用门电路组合逻辑进行译码n采用集成译码器进行译码，常用的器件有：采用集成译码器进行译码，常用的器件有：n2-4 （4 选选 1）译码器）译码器74LS139n3-8 （8 选选 1）译码器）译码器74LS138n4-16 （16 选选 1）译码器）译码器74LS15425译码器译码器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图原理图2674LS138连接示例连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y77

14、4LS1385VA19A18A17A16A15若若A19A18A17A16A15输入输入 “00101”，哪个输出端有效？，哪个输出端有效？若若A19A18A17A16A15输入输入 “10101”，哪个输出端有效？，哪个输出端有效？27全译码全译码n所有的系统地址线均参与对存储单元的译码所有的系统地址线均参与对存储单元的译码寻址寻址n包括低位地址线对芯片内各存储单元的译码包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）的译码寻址（片选译码）n采用全译码，每个存储单元的地址都是唯一采用全译码，每个存储单元的

15、地址都是唯一的，不存在地址重复的，不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多28全译码示例全译码示例A19A18A17A15 A14A13A16CBAE3138 A12A0CEY6E2E1IO/M2764请看地址分析请看地址分析291C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A13全译码示例全译码示例地址分析地址分析30 部分译码部分译码n只有部分（高位）地址线参与对存只有部分（高位）地址线参与对存储芯片的译码储芯片的译码n每个存储单元将对应多个地址

16、（地每个存储单元将对应多个地址（地址重复），需要选取一个可用地址址重复），需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费31部分译码示例部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3请看地址分析请看地址分析32部分译码示例部分译码示例地址分析地址分析1234芯片芯片10101010A19 A1520000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH全全

17、0全全1全全0全全1全全0全全1全全0全全1000001010011一个可用地址一个可用地址A11A0A14 A1233线选译码线选译码n只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用34线选译码示例线选译码示例A14A12A0A13(1)2764(2)2764 CECE请看地址分

18、析请看地址分析35线选译码示例地址分析12芯芯片片A19 A1504000H05FFFH02000H03FFFH全全0全全1全全0全全11 00 1一个可用地址一个可用地址A12A0A14 A13切记：切记： A14 A13“00” 的情况不能出现，的情况不能出现，此时此时 00000H01FFFH 的地址将不能使用的地址将不能使用36片选端译码小结片选端译码小结n存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最高位地址线最高位地址线n在系统中，主要与地址发生联系：在系统中，主要与地址发生联系：包括地包括地址空间的选择（接系统址空间的选择（接系统的的IO/M信号）和信

19、号）和高位地址的译码选择高位地址的译码选择（与系统的高位地址（与系统的高位地址线相关联）线相关联）n对一些存储芯片通过片选无效可关闭内部对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用373. 存储芯片的读写控制存储芯片的读写控制n芯片芯片OE与系统的读命令线相连与系统的读命令线相连n当芯片被选中、且读命令有效时，存储芯片当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线将开放并驱动数据到总线n芯片芯片WE与系统的写命令线相连与系统的写命令线相连n当芯片被选中、且写命令有效时，允许总线当芯片被选中、且写命令有效时，允许总线数据写

20、入存储芯片数据写入存储芯片分析分析P183 图图6-9 图图8-12 图图6-1338综合举例一个综合性例子一个综合性例子( (最大组最大组态态) ) CS1 A12 OE CS26264A11A0 WE138CBAY0Y1Y2E3E2E3+5VA17A16A11A0D7D0A12A15A14A13MEMRMEMW+5VCS2 CS1 A12 OED7D0D7D06264A11A0 WE CE OE 2732A11A0 D7D0 CE OE 2732A11A0 D7D0请进行地址分析请进行地址分析39综合举例地址分析0 0 00 0 10 1 00 1 0A15 A1300000H01FFFH

21、02000H03FFFH04000H04FFFH05000H05FFFH一个可用地址一个可用地址XX 00XX 00XX 00XX 00A19 A166264-16264-22732-12732-2芯片芯片全全0全全1全全0全全1A12 A11 A0全全0全全1全全0全全1018选选1译码译码2选选1译码译码通过与门组合通过与门组合这这2个译码输出信号个译码输出信号4032K8的的SRAM芯片芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OE

22、A11A9A8A13WEVcc62256引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图逻辑图416.2.4 64位动态位动态RAM存储器存储器nDRAM 的基本存储单元是单个场效应管及其极间的基本存储单元是单个场效应管及其极间电容电容n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新n每次同时对每次同时对1行的存储单元进行刷新行的存储单元进行刷新n每个基本存储单元存储每个基本存储单元存储1位二进制数位二进制数n许多个基本存储单元形成行、列存储矩阵许多个基本存储单元形成行、列存储矩

23、阵nDRAM一般采用一般采用“位结构位结构”存储体：存储体：n每个存储单元存放每个存储单元存放 1 位位n需要需要 8 个存储芯片构成个存储芯片构成 1 个字节存储单元个字节存储单元n每个字节存储单元拥有每个字节存储单元拥有 1 个唯一地址个唯一地址42DRAM芯片芯片的内部结构 T5T4T3T2T1VDD读出再生读出再生放大电路放大电路列列128列列2DINDOUT列列1行行128行行66行行65行行64行行2行行1I/O缓冲缓冲单管基本单管基本存储单元存储单元读出再生读出再生放大电路放大电路431. DRAM芯片芯片2164n存储容量为存储容量为 64K1n16个个引脚：引脚：n8 根地址

24、根地址线线A7A0n1 根数据输入线根数据输入线DINn1 根数据输出线根数据输出线DOUTn行地址选通行地址选通 -RASn列地址选通列地址选通 -CASn读写控制读写控制 WEP258图图5-21内部结构图内部结构图N/CDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5A712345678161514131211109442164n存储体由存储体由4个个128 128的存储矩阵。的存储矩阵。n7条行地址产生条行地址产生128个行选信号，个行选信号，7条列地址条列地址产生产生128个列选信号，同时加到个列选信号，同时加到4个存储矩阵个存储矩阵上，选中上，选中4个单元，最

25、后由个单元，最后由RA7和和CA7选中选中1个个单元进行读写。单元进行读写。nWE为高，读，为高，读，WE为低，写。为低，写。45DRAM 2164的刷新的刷新采用采用“仅行地址有效仅行地址有效”方法方法刷新刷新n行地址选通行地址选通RAS有效，传送行地址，在有效，传送行地址，在4个存储个存储矩阵中都选中矩阵中都选中1行，每次同时刷新行，每次同时刷新512个单元。个单元。n列地址选通列地址选通CAS无效，没有列地址无效，没有列地址Intel的读周期、写、读的读周期、写、读-修改修改-写周期（略）写周期（略）5. Intel 2164A的刷新周期的刷新周期512个读出放大器，按行刷新，同时书信刷

26、新个读出放大器，按行刷新，同时书信刷新512个单元。刷新是读出重写，数据不会读出至数据个单元。刷新是读出重写，数据不会读出至数据线。线。466.3 现代现代 RAMn先期先期EDO DRAM(扩展数据输出动态随机存储器扩展数据输出动态随机存储器)n现在现在SDRAM(同步动态随机访问存储器同步动态随机访问存储器)n以后以后DDR(双数据速率双数据速率)-SDRAM、RDRAM。6.3.1 内存条内存条n1.内存芯片内存芯片-安装在一定地址的一排电容和晶体管，安装在一定地址的一排电容和晶体管，数据的存取是对芯片进行数据的存取是对芯片进行“充电充电”、“放电放电”。n2.桥路电阻桥路电阻数据传输过

27、程中阻抗匹配和信号衰减。数据传输过程中阻抗匹配和信号衰减。n3.电容电容滤除高频干扰。滤除高频干扰。n4.EEPROM-存放内存速度、容量、电压等基本存放内存速度、容量、电压等基本参数（称参数（称SPD）。每次开机，主板读取、适应。）。每次开机，主板读取、适应。476.3.2 EDO ERAM 略略n6.3.3 SDRAM 略略n6.3.4 RDRAM 略略486.4 6.4 只读存储器只读存储器位线位线地地址址译译码码A1A0字线字线3字线字线2字线字线1字线字线011100100VDDD0D1D2D3掩膜式掩膜式ROM位位线线字选线字选线熔丝熔丝VCC熔丝式熔丝式PROM 49只读存储器只

28、读存储器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更改nEPROM：用紫外光擦除，擦除后可编程；并用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程允许用户多次擦除和编程nEEPROM（E2PROM）：）：采用加电方法在线进采用加电方法在线进行擦除和编程，也可多次擦写行擦除和编程，也可多次擦写nFlash Memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的EEPROM，但只能按块（，但只能按块（Block）进行擦除）进行擦除n没有数据从芯片中输出，也没有数据输入芯片没有数据从芯片中输出，也

29、没有数据输入芯片n每隔固定的时间（约每隔固定的时间（约15uS） DRAM必须进行一次必须进行一次刷新，刷新，2毫秒（毫秒（128次）可将次）可将DRAM全部刷新一遍。全部刷新一遍。506.4.2 可擦除的可编程序的只读存储器可擦除的可编程序的只读存储器EPROMnEPROM 芯片顶部开有一个圆形的石英窗口，芯片顶部开有一个圆形的石英窗口，用于紫外线透过、以擦除芯片中保存的信息用于紫外线透过、以擦除芯片中保存的信息n使用专门的编程器（烧写器）使用专门的编程器（烧写器） 对对EPROM芯芯片进行编程片进行编程n编程后，应贴上不透光的封条编程后，应贴上不透光的封条n出厂时，每个基本存储单元存储的都

30、是信息出厂时，每个基本存储单元存储的都是信息“1”，编程实际上就是将，编程实际上就是将“0”写入某些基本写入某些基本存储单元存储单元51EPROM的的存储结构存储结构浮置栅雪崩注入型浮置栅雪崩注入型场效应管场效应管多晶硅多晶硅浮置栅浮置栅漏极漏极D源极源极S- - -N基底基底SiO2SiO2+字选线字选线位位线线浮置栅场效浮置栅场效应管应管EPROM基本存储结构基本存储结构VCCPP52EPROM芯片芯片2716n存储容量为存储容量为 2K8n24个个引脚：引脚：n11 根地址线根地址线 A10A0n8 根数据线根数据线 DO7DO0n片选片选/编程编程 -CE/PGMn读写读写 -OEn编

31、程电压编程电压 VPPVDDA8A9VPP-OEA10-CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss53EPROM 2716的功能的功能工作方式工作方式-CE/PGM-OEVCCVPPDO7DO0待用待用15V5V高阻高阻读出读出005V5V输出输出读出禁止读出禁止015V5V高阻高阻编程写入编程写入正脉冲正脉冲15V25V输入输入编程校验编程校验005V25V输出输出编程禁止编程禁止015V25V高阻高阻54EPROM芯片芯片2764n存储容量为存储容量为 8K

32、8n28个个引脚：引脚：n13 根地址线根地址线 A12A0n8 根数据线根数据线 D7D0n片选片选 -CEn编程编程 -PGMn读写读写 -OEn编程电压编程电压 VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D31234567891011121314282726252423222120191817161555EPROM 2764的功能的功能工作方式工作方式CEOEPGMA9VPPDO7DO0读出读出0015V输出输出读出禁止读出禁止0115V高阻高阻待用待用15V高阻高阻Intel标识标识0012V15V输

33、出编码输出编码标准编程标准编程01负脉冲负脉冲25V输入输入Intel编程编程01负脉冲负脉冲25V输入输入编程校验编程校验00125V输出输出编程禁止编程禁止125V高阻高阻56EPROM芯片芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CE OED7D6D5D4D3D2D1D027256逻辑图逻辑图57电可擦除的可编程序的电可擦除的可编程序的ROM（EEPROM）n用加电方法，进行在线（无需拔下，直接在用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）电路中）擦写（擦除和编程一次完成）n有