高速PCI总线接口卡的开发

1、高速高速 PCIPCI 总线接口卡的开发总线接口卡的开发摘要：摘要：从系统的角度介绍高速 PCI 总线接口卡开发的整个过程，其中包括硬件电路的设计制作和软件驱动的开发。介绍一些从实际设计过程中得出的应该注意的细节等。 ; mso-hansi-font-family: Times NewRoman关键词：关键词：PCI 总线 PCI9052 TMS320LF2407 双端口 RAMPCI 总线技术已经应用于形形色色的微机接口中。同在声卡、网卡甚至有些显示都是基于 PCI 总线技术的，一些高速数据传输系统中也需要用到 PCI 总线技术。PCI 总线技术的出现是为了解决由于微机总线的低速度和微处理器

2、的高速度而造成的数据传输瓶劲问题，PCI 局部总线是在 ISA 总线和 CPU 总线之间增加的一级总线。由于独立于 CPU 的结构，该总线增加了一种独特的中间缓冲器的设计，从而与 CPU 及时钟频率无关，用户可以将一些高速外设直接挂到CPU 总线上，使之与其相匹配。PCI 局部总线使得 PC 系列微机结构也随之升级为现在的基于 PCI 总线的三级总线结构。PC 机的三级总线结构如图 1 所示。1 1 PCIPCI 总线接口卡的开发总线接口卡的开发PCI 局部总线最显著的特征是速度快。ISA 总线的传输速率为 5MB/s，EISA总线的传输速率为 33MB/s，PCI1.0 标准定义的总线传输速

3、率为 132MB/s，PCI2.0 标准定义的总线传输速率为 264MB/s，PCI2.1 和 PCI2.2 标准定义的总线传输速率为 512MB/s。而新一代 PCI-X 技术则在原有 PCI 总线技术的基础上增加了许多新的技术特征，利用 PCI-X 技术可以为千兆以太网卡、基于 UltraSCSI320 的磁盘阵列控制器等高数据吞吐量的设备提供足够的宽带。1999 年PCISIG（PCI 特别兴趣小组发布的 PCI-X1.0 标准最高可提供 1GB/s 的传输速率，而 2003 年推出的 PCI-X2.0 标准则最高可提供 4.3GB/s 的传输速率。目前，PCI 总线接口电路的选择主要有

4、两种方案。一种是选用可编辑逻辑器件（PLD）。使用 PLD，用户可以灵活地开发出适合自己需要的具有特定功能的芯片，但 PCI 总线协议比较复杂，设计 PCI 控制接口难度较大，对于一般的工程项目来说，成本较大。现在有许多生产可编程逻辑器件的厂商都提供经过严格测试的 PCI 接口功能模块，用户只需进行组合即可。另一种是选用 PCI专用芯片组（又称桥接电路），通过专用芯片来实现完整的 PCI 主控模块和目标模块的功能，将复杂的 PCI 总线接口转换为相对简单的用户接口，用户只需设计转换后的总线接口。本设计中选用 PCI 总线专用接口芯片来开发接口卡。1.1 接口芯片介绍PCI 总线接口电路又分为主

5、控设备和目标设备。主控设备可以控制总线，驱动地址、数据和控制信号；目标设备不能启动总线操作，只能依赖于主控设备从其中读取数据或向其传送数据。主控设备芯片价格比较高，目标设备芯片价格则比较便宜，而且目标设备芯片比较简单、易于操作。目前两大 PCI 专用接口芯片生产商是 AMCC 公司和 PLX 公司。AMCC 公司的PCI 接口芯片有 S5920、S5933、S5935 等。S5920 是目标设备芯片；S5933 既可以设置为主控设备芯片，又可以设置为目标设备芯片；S5935 是 S5933 的改进版，同样既可以设置为主控设备芯片，也可以设置为目标设备芯片。PLX 公司在 PCI 接口芯片的设置

6、生产中首屈一指，其目标设备芯片产品主要有PCI9030、PCI9052 和 PCI9050，PCI9050 和 PCI9052 可以运用于 ISA 卡转接 PCI的设计中，PCI9030 是专门为嵌入式系统设计的；主控设备芯片产品主要有PCI9054、PCI9080 和 PCI9060，PCI9060 是最早的 32 位主控设备芯片，PCI9080 是 PCI9060 的后继产品，而 PCI9054 则是一种性价比很高的芯片，其性能比 PCI9080、PCI9052 更优越。由于主控设备芯片比较复杂，而且价格昂贵，所以对处理速度和传输速度要求不是特别高的场合应尽量选用目标设备芯片。本设计中选用

7、 PLX 公司的PCI9052 目标设备芯片来设计 PCI 接口电路。1.2 PCI9052 介绍PCI9052 是 PLX 公司继 PCI9050 之后推出的低成本、低功耗、32 位 PCI 总线接口芯片，利用它可以使局部总线快速转换到 PCI 总线上。PCI9052 芯片的设计符合 PCI2.1 规范。它支持低成本从属适配器，其局部总线可根据需要配置成复用或非复用模式的 8、16 或 32 位的局部总线。PCI 总线侧的时钟频率范围为 033MHz，局部总线与 PCI 总线的时钟相互独立，局部总线的时钟频率范围为 040MHz，两种总线的异步运行方便了高低速设备的相互兼容。PCI9052

8、芯片内部有一个 64 字节的写 FIFO 和一个 32 字节的读 FIFO，通过读写 FIFO，可实现高性能的突发式数据传输，也可以进行连续的单周期操作。1.3 硬件设计由于 PCI9052 属于目标设备芯片，只能依赖于主控设备从其中读取数据或向其传送数据，所以需要一个微处理器对通过 PCI9052 从 PCI 总线发送到局部总线的命令作出处理响应，或者把用户想要传送的数据以中断的方式通知 PCI总线来读取。本设计中微处理器选用 TI 公司的 C2000 系列的 16 位 DSP 芯片TMS320LF2407。TMS320LF2407 是 TI 公司推出的定点 DSP 处理器，是一款性价比较高

9、的芯片。它采用高性能静态 CMOS 技术，供电电压为 3.3V,指令周期可达 25ns，片内有高达 32K 字的 FLASH 程序存储器、1.5K 字的数据/程序 RAM、544 字双口 RAM（DARAM）和 2K 字的单口 RAM（SARAM），可以分别扩展 64K 字外部程序存储器、64K 字外部数据存储器和 64K 字 I/O 寻址空间；片内还集成了包括 CAN 控制器在内的多个外围模块及存储器，可以运用于电机及逆变电路的控制中；10位 16 通道的 A/D 转换器最小转换时间为 500ns；内部自带看门狗定时器模块（WDT）和 16 位的串行外设接口模块（SPI）。另外，该芯片有高达

10、 40 个可单独编程或复用的通用输入/输出引脚、一个串行通信接口（SCI）、一个并口和5 个外部中断。目前投入市场试用的 C2000 系列的 32 位 DSP 芯片 TMS320LF2812采用的是 150MHz 的时钟速率，其指令周期只为 6.7ns，存储器可以扩展到 1M，速度更快，功能更强大。PCI 接口卡硬件总体设计如图 2 所示。图中，DB 代表数据总线，AB 代表地址总线，CB 代表控制总线。图图 2 2PCI9052 的 PCI 总线直接与金手指连接，局部总线与 DSP 之间的数据传输在双端口 RAM 中实现。双端口 RAM 采用两片 CYPRESS 公司的双端口 RAM 芯片C

11、Y7C131，组成 16 位存储转接电路 PCI9052 和 CY7C131 供电电压均为 5V，而TMS320LF2407 供电电压为 3.3V,所以接口电平不匹配，需要加总线电平转换电路，这里选用 16 位总线传送接收器 74FCT64245 来实现。PCI9052 的控制信号和 TMS320LF2407 的控制信号之间的逻辑转换用一片 ALTERA 公司的 PFGA 芯片EPM7032LC44 来实现。TMS320LF2407 的外围电路可以根据需要扩展。由于 TMS320LF2407 内部自带 32K 字的 FLASH 程序存储器，程序调试完毕后可以烧写进去，但程序调试过程中需要频繁修

12、改程序，所以可展一片存储器，调试程序时当作程序存储器用，程序调试完毕后再作为数据存储器用，这样既方便又实用。TMS320LF2407有一个串行通信接口和一个 16 位并行通信接口，串口可以做成 RS485、RS232、RS422、SDI 总线接口等，并行通信接口可以做成 16 位并行输入输出接口。1.4 电路板制作(1)在连线上只要将对应的引脚连在总线上就可以了。由于信号用的是反射波信号，所以驱动的信号只用了要求电压的一半，另一半靠反射来提升，所以对信号线的长度有要求：CLK 信号线的长度为 2500mil100mil。如果长度不够可以画蛇行线，另外 ，CLK 信号线要用地线屏蔽。(2)PCI

13、 总线规范要求布四层线，也可以只布两层线。布两层线时，走线难度增大，要做好电源退耦。每个 Vcc 引脚必须有退耦电容，且容量的平均值至少为 0.01F,从引脚根部到电容焊盘的走线长度不大于 250mil，线宽至少为20mil，多个引脚可以并用一个电容，并且参与共用的引脚数不受限制，但必须满足以上条件。(3)PCI 总线信号 PRSNT1#的 PRSNT2#中必须有一个接地。如果都不接地，系统找不到开发板。它们接地有两个用途，其一，用来表明槽位上实际存在一块板；其二，提供该板对电源要求的有关信息。表 1 给出了 PRSNT#引脚的设备情况。表表 1 1 PRSNT#PRSNT#引脚的设置情况引脚

14、的设置情况PESNT1#PRSNT2#扩展板配置开路开路不存在扩展板地开路有扩展板，最大功耗为 25W开路地有扩展板，最大功耗为 15W地地有扩展板，最大功耗为 7.5W(4)对于不实现 JTAG 边界扫描的板子，必须把引脚 TDI 和 TDO 连接起来，以使扫描链不至于断开。(5)PCI 连接器上的 3.3V 引脚（即使实际使用中未提供电流）在母板上必须连到一起，最好连到一个 3.3V 的电源平面上。而且，对 3.3V 引脚应提供一个交流回路，这时对地去耦应符合高频信号技术的要求。为此，应在 3.3V 平面上均匀排列 12 个高速电容，容易为 0.01F。(6)为了稳定性，局部总线除了少数有

15、特殊要求外，所有的信号线都应加上拉电阻(5k10 k)或下拉电阻（一般选 150k）。(7)为防止干扰，局部总线时钟也应对地屏蔽。(8)串行 EEPROM 提供 PCI 总线和局部总线的部分重要配置信息，EEPROM 一定要选支持串行传输方式的，如 NM93CS46 或者与之兼容的存储器。NM93C46 不支持串行读写，所以不能选取。NM93CS46 的 CS、SK、SDI、SDO 和 PE 端都要接10k的上拉电阻，而 PRE 端要接 150k的下拉电阻。EEPROM 的配置至关重要，EEPROM 配置不正确可能导致操作系统无法运行。系统启动时自动检测EEPROM 的开始 48 拉是否全为“

16、1”，若全为“1”，则载入 PCI9052 的默认配置；否则则装载 EEPROM 中的内容，为板卡分配资源。串行 EEPROM 可以通过PCI 总线直接写入，也可以用编程器直接烧写。1.5 程序调试1.5.1 FPGA 程序的开发可编程器件的设计软件种类很多，各大器件厂家及一些软件公司都开发了一些设计软件。软件的设计根据逻辑功能的描述方法可分为语言描述设计和原理图描述设计两个类。常见的如 DATA I/O 公司的 ABEL 语言、四通公司 ASIC 事业部开发的针对 GAL 器件的 FM（Fast MAP）软件等属于语言描述类设计软件；而 DATA I/O 公司的 Synario 软件、Orcad 公司的 PLD 等软件属于电路图描述或电路图描述与语言描述相结合设计的软件。本设计中 FPGA 的编程只涉及到信号逻辑转换，所以只需选用语言描述类设计软件，这里选用 DATA I/O 公司的 ABEL 语言描述设计软件。程序调试结束后用编程器写入 FPGA 芯片即可。1.5.2 DSP 程序开发TI 公司提供了 DSP 专用仿真器和仿真开发系统，C2000 系列的开发系统最新版本为 CCS2.2。对于不同的仿真器，只要安装驱动程序即可使用该开发系统进行仿真。仿真器选用最新款的带 USB 接口的 ICETEK51