第五章 时序逻辑电路

1、一、时序逻辑电路的特点一、时序逻辑电路的特点1.1.功能上：任一时刻的输出不仅取决于该时刻的输入，功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。还与电路原来的状态有关。包含存储电路和组合电路包含存储电路和组合电路存储器状态和输入变量共同存储器状态和输入变量共同决定输出决定输出输出逻辑电路。输出逻辑电路。2. 2. 电路结构电路结构例：串行加法器，两个多位数从低位到高位逐位相加例：串行加法器，两个多位数从低位到高位逐位相加输入输入输出输出 存储器输入存储器输入存储器输出存储器输出 QnA Q0nQ1nQ2nQ0n+1Q1n+1Q2n+1Z0/1 0/1 Q0nQ1nQ2n

2、.Q0n+1Q1n+1Q2n+1A/Z1. 1. 同步时序电路与异步时序电路（按时钟类型分类）同步时序电路与异步时序电路（按时钟类型分类）同步：存储电路中所有触发器的时钟使用统一的同步：存储电路中所有触发器的时钟使用统一的clk,clk,状态变化发生在同一时刻状态变化发生在同一时刻异步：没有统一的异步：没有统一的clk,clk,触发器状态的变化有先有后触发器状态的变化有先有后2. Mealy2. Mealy型和型和MooreMoore型型( (是否与输入有关是否与输入有关) )MealyMealy型：型： MooreMoore型：型：分析：找出给定时序电路的逻辑功能分析：找出给定时序电路的逻辑

3、功能. .即找出在输即找出在输入和入和CLKCLK作用下，电路的次态和输出。作用下，电路的次态和输出。一般步骤：一般步骤：（1）从给定电路写出存储电路中每个触发器的驱动方程（输入）从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的的逻辑式），得到整个电路的激励方程。激励方程。将驱动方程代入触发器将驱动方程代入触发器的特性方程，得到的特性方程，得到状态方程。状态方程。（2）根据状态方程，列出状态转换表。）根据状态方程，列出状态转换表。（3）画出状态转换图。）画出状态转换图。 （4）画出时序图）画出时序图 （5）描述逻辑功能。）描述逻辑功能。解：解：1.写出各触发器的激励

4、函数和电路的输出函数写出各触发器的激励函数和电路的输出函数激励函数：激励函数：T1n = XnQ1nXT2n = XnQ1n输出函数输出函数:XQ1nQ2nZn = XnQ2nQ1n2.写状态方程写状态方程T触发器的状态触发器的状态方程为：方程为：将将T1n、 T2n代入则得到代入则得到两个触发器的状态方程两个触发器的状态方程n1nn1nQXQX n1nQX n2n2n2n21n2QTQTQn2n1nn2n1nQQXQQX n1n1n1n11n1QTQT Q例例: :3.作出电路的状态转换表及状态转换图作出电路的状态转换表及状态转换图描述输入与状态描述输入与状态转换关系的表格转换关系的表格现现

5、 入入Xn现现 态态Q2n Q1n激励激励T2n T1n次次 态态Q2n+1 Q1n+1现输出现输出Zn输入：输入信号、触输入：输入信号、触发器的输入及现态量发器的输入及现态量输出：触发器的次输出：触发器的次 态及组合输出态及组合输出Zn填表方法：填表方法：0 00 100001 01 111110 00 11 01 10 000 0T1n = XnT2n = XnQ1nZn = XnQ2nQ1nXn Q2n Q1n 所有组合所有组合求求T1nT2nZn 由状态方程由状态方程求求Q2n+1 Q1n+1T1n = XnT2n = XnQ1n0 1Zn = XnQ2nQ1n00 1Q 1n+1=X

6、n Q1nn2n1nn2n1nQQXQQX Q2n+10 10 001 00 001 10 001 01 101 10 100 01 11现现 入入Xn现现 态态Q2n Q1n激激 励励T2n T1n次次 态态Q2n+1 Q1n+1现输出现输出Zn0 00 100001 01 111110 00 11 01 10 000 00 100 10 10 001 00 001 10 001 01 101 10 100 01 11由状态表绘出状态图由状态表绘出状态图电路状态电路状态转换条件转换条件转换方向转换方向000110111/01/11/0Xn/Zn1/00/00/00/00/0由状态图得电路的逻

7、辑功能：由状态图得电路的逻辑功能：电路是一个可控模电路是一个可控模4计数器计数器X端是控制端，时钟脉冲作为端是控制端，时钟脉冲作为计数脉冲输入。计数脉冲输入。X=1 初态为初态为00时，时，实现模实现模4加计数加计数X=0时时保持原态保持原态 电路属于电路属于Mealy型、可控模型、可控模4计数器电路计数器电路输出不仅取决于电路本身的状态，而且也与输入变量输出不仅取决于电路本身的状态，而且也与输入变量X有关有关000110111/01/11/0Xn/Zn1/00/00/00/00/04.作时序波形图作时序波形图初始状态初始状态Q2nQ1n为为00，输入，输入X 的序列为的序列为11111001

8、11，X=1模模4加计数加计数X=0保持原态保持原态010010111000010010001010X=1模模4加计数加计数(1)写出三个方程：写出三个方程：激励方程：激励方程：状态方程：状态方程：输出方程：输出方程：JK触发器的特触发器的特性方程为：性方程为：完成状态转换表：完成状态转换表：状态转换图：状态转换图：时序图：时序图：功能描述：功能描述： 实现模实现模6的计数器功能。的计数器功能。写各触发器的写各触发器的激励函数激励函数写电路的写电路的输出函数输出函数写触发器的写触发器的状态方程状态方程作作状态转换表状态转换表及及状态转换图状态转换图作作时序波形图时序波形图得到电路的逻辑功能得到

9、电路的逻辑功能同同步步时时序序电电路路的的分分析析方方法法简单的电路可直接简单的电路可直接绘出状态转换图绘出状态转换图TTL电路电路TTL电路例：例： 每个触发器接收到每个触发器接收到时钟时钟CP的时间有早有晚的时间有早有晚 ；QFFQFFQFFQFFCP从形式上看，从形式上看， 因而，每个触发因而，每个触发器器状态的变化状态的变化次序也次序也有先有后有先有后。例例 1. CP0 = CPCP1 = Q0CP2 = Q1Q0D0Q1D1Q2D2Q0Q1Q2CP计数计数脉冲脉冲CP0CP1CP21 00 11 00 11 00 11 00 11 0Q0D0Q1D1Q2D2Q0Q1Q2CP计数计数

10、脉冲脉冲CP0CP1CP2CP0 = CPCP1 = Q0CP2 = Q1Q2 Q1 Q0 Q1 Q0100001110优点：电路简单、可靠优点：电路简单、可靠缺点：速度慢缺点：速度慢 0 0 0 1 10 11 01 00 10 11 01 00 10 15. 3.1 计数器计数器 计数器的功能和分类计数器的功能和分类1. 计数器的功能计数器的功能2. 计数器的分类计数器的分类异步计数器和同步计数器异步计数器和同步计数器加法计数器、减法计数器和可逆计数器加法计数器、减法计数器和可逆计数器有时也用计数器的计数容量有时也用计数器的计数容量(或称模数或称模数)来区分各种不同的计数器，如二进制来区分

11、各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器、十进制计数器、二十进制计数器等等。计数器等等。 记忆输入脉冲的个数；用于定时、分频、产生记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。节拍脉冲及进行数字运算等等。Q0 nQ0 n+1状态转换图状态转换图时序图：时序图：三位二进制计数器三位二进制计数器异步二进制减法计数器异步二进制减法计数器在末位在末位-1-1时，从时，从低位到高位逐位低位到高位逐位借位方式工作。借位方式工作。原则：每原则：每1 1位从位从“0”0”变变“1”1”时，时，向高位发出进位，向高位发出进位，使高位翻转使高位翻转u5.3.25.3.2

12、同步二进制加法计数器同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进原理：根据二进制加法运算规则可知：在多位二进制数末位加制数末位加1 1，若第，若第i i位以下皆为位以下皆为1 1时，则第时，则第i i位应翻位应翻转。转。由此得出规律，若用由此得出规律，若用T T触发器构成计数器，则第触发器构成计数器，则第i i位位触发器输入端触发器输入端TiTi的逻辑式应为：的逻辑式应为： 1011011+ 1 1011100 1011010+ 1 1011011u同步二进制计数器同步二进制计数器同步二进制加法计数器同步二进制加法计数器CTtCTpDLDRCLKD同步二进制减法计数器同步二

13、进制减法计数器原理：根据二进制减法运算规则可原理：根据二进制减法运算规则可知：在多位二进制数末位减知：在多位二进制数末位减1 1，若，若第第i i位以下皆为位以下皆为0 0时，则时，则第第i i位应翻位应翻转转。由此得出规律，若用由此得出规律，若用T T触发器构成计触发器构成计数器，则第数器，则第i i位触发器输入端位触发器输入端TiTi的逻的逻辑式应为：辑式应为： 1011000- 1 1010111 1111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000加加/减减计数器计数器加/减计数结

14、果计数结果加加/减减计数器计数器计数结果计数结果两种解决方案两种解决方案单时钟控制加单时钟控制加/减减双时钟分别控制双时钟分别控制 a. a.单时钟方式单时钟方式加加/ /减脉冲用同一输入端，减脉冲用同一输入端，由加由加/ /减控制线的高低电平减控制线的高低电平决定加决定加/ /减减器件实例：器件实例：74LS19174LS191（用（用T T触触发器发器) )b.b.双时钟方式双时钟方式器件实例：器件实例：74LS19374LS193（采用（采用TT触发器，即触发器，即T=1T=1）异步十进制加法计数器异步十进制加法计数器原理：原理：在在4 4位二进制异步加法计数器上修改而成，位二进制异步加

15、法计数器上修改而成，1 2 3 4 5 6 7 8 9 10J=0u 2 2、同步十进制计数器、同步十进制计数器能自启动能自启动10T减法计数器减法计数器基本原理：对基本原理：对二进制减法计二进制减法计数器进行修改，数器进行修改，在在0000时减时减“1”后跳变为后跳变为1001，然后按，然后按二进制减法计二进制减法计数就行了。数就行了。能自启动能自启动十进制可逆计数器十进制可逆计数器基本原理一致，电路只用基本原理一致，电路只用0000100100001001的十个的十个状态状态实例器件实例器件单时钟：单时钟：74190,16874190,168双时钟：双时钟：7419274192任意进制计数

16、器的分析任意进制计数器的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP1. 写出控制端的逻辑表达式写出控制端的逻辑表达式 可见可见 ，Q2 与与 Q0 的翻的翻转时刻相同。转时刻相同。CP1 Q1 则在则在Q0下跳变时下跳变时翻转。翻转。J1 = K1 1 J2 = Q1 Q0 ， K2 1 J0 = Q2 ， K0 1 CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 次次 状态状态, 1Q20 0 0 1111111111111111111101Q2Q2J2K

17、2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP2. 再列写状态转换表，分析其状态转换过程再列写状态转换表，分析其状态转换过程0 10 0 1010 0010 1 0010 110 1 1111 001 0 0000 0012345要密切关注要密切关注 Q0端何时产端何时产生下降沿生下降沿 ! 3. 还可以用波形图显示其状态转换表还可以用波形图显示其状态转换表 ( 此处略去不画此处略去不画 ) 。CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 下状态下状态, 1Q20 0 0 11

18、111111111111111111010 10 0 1010 0010 1 0010 110 1 1111 001 0 0000 0012345 前图所示电路的计数周期为前图所示电路的计数周期为5个个CP，故它是一个故它是一个异步五进制加法计数器异步五进制加法计数器。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP4. 检验其能否检验其能否自动启动自动启动 ？什么叫什么叫 “自动启动自动启动” ? 三个触发器本应有八个稳定状态三个触发器本应有八个稳定状态 ，可上，可上图电路只选用了五个，是为五进制。如果出图电路只选用了五个，是为五进制。如果出现了其余的三个状态当中的任一个

19、状态，若现了其余的三个状态当中的任一个状态，若能够自动返回到计数链能够自动返回到计数链 ( 即已选用的那五个即已选用的那五个状态状态 ) 的，人们就称其为能自动启动。的，人们就称其为能自动启动。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP4. 检验其能否检验其能否自动启动自动启动 ？如何检验它能否如何检验它能否 “自动启动自动启动” ?上图所示计数器的上图所示计数器的Q2Q1Q0 状态变化仅含状态变化仅含 ：000、001、010、011、100 ， 尚有尚有 101、110 和和 111 不在其中，不在其中， 只要把只要把 Q2Q1Q0的这三个状态值代入前述控制端的逻

20、的这三个状态值代入前述控制端的逻辑表达式加以运算，辑表达式加以运算， 便可知其结论了。便可知其结论了。 1 0 1 0 1 1 1 0 1 0 1 0Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CPCP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 下状态下状态, 1Q2 1 1 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0结论：结论： 经检验，可以自动启动。经检验，可以自动启动。有三个不会有三个不会出现的状态出现的状态:1011

21、101111 0 11 1 01 1 10 0 01 0 00 1 10 0 10 1 0异步五进制加法计数器的状态图异步五进制加法计数器的状态图Q2 Q1 Q0 二二 - 五五 - 十进制计数器十进制计数器 74LS90 的介绍的介绍 74LS90 内部含有两个独立的计数电路：内部含有两个独立的计数电路：CPAQACPBQDQCQB例：例： 集成计数器集成计数器74LS90的分析的分析QA01QD QC QB0 0 00 0 10 1 00 1 11 0 0一个是模一个是模 2 计数器计数器 ( CPA为其时钟，为其时钟，QA为为其输出端其输出端 )， 另一个是模另一个是模 5 计数器计数器

22、 ( CPB为为其时钟，其时钟，QDQCQB为其输出端为其输出端 )。QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)R 9(2)R 9(1)QAQBQCQD74LS 90原理电路图原理电路图 CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图管脚分布图CPAQACPBQDQCQB 外部时钟外部时钟 CP是先送到是先送到CPA 还是先送到还是先送到 CPB ，在，在QDQCQB

23、QA 这四个输出端会这四个输出端会形成不同的码制关系形成不同的码制关系 ! 分析：计数时钟先进入分析：计数时钟先进入CPA时的计数编码。时的计数编码。CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0QA0 1QD QC QB CPB QA QD QC QB CPB QA 十进十进 制数制数010101010100 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 00 0 001234567890上述连接方式形成上述连接方式形成QDQCQBQA的的 8421 BCD 码码QA CPA QD QC

24、 QB 十进十进制数制数 再分析：计数时钟先再分析：计数时钟先进入进入 CPB 时的计数编码。时的计数编码。CPACPQA2CPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0QA0 10 0 00 0 10 1 00 1 11 0 00 0 00 0 10 1 00 1 11 0 00 0 00100000111101234567890这种连接这种连接方式形成方式形成 QAQDQCQB 的的 5421 BCD 码码CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2) R 0(1)74LS90R 0(1) R 0(2) R 9(1) R 9(2)

25、 QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 90功能表功能表R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 90功功能能表表归纳：归纳：1. 74LS 90在在“计数状态计数状态”或或“清零状态清零状态”时，均要求

26、时，均要求 R 9(1) 和和 R 9(2) 中至少有一个必须为中至少有一个必须为“0”。 2. 只有在只有在 R 0(1) 和和 R 0(2) 同时为同时为 “1”时，它时，它才才进入进入“清零清零状态状态”；否则否则 它必定处于它必定处于“计数状态计数状态”。 清零功能清零功能不受时钟不受时钟的控制的控制 !异步清零异步清零器件实例：二五十进制异步计数器器件实例：二五十进制异步计数器 74LS290N进制M进制三、任意进制计数器的构成方法三、任意进制计数器的构成方法用已有的用已有的N进制进制芯片，组成芯片，组成M进制进制计数器，是计数器，是常用的方法。常用的方法。1. N M原理：计数循环

27、过程中设法跳过原理：计数循环过程中设法跳过NM个状态。个状态。具体方法：置零法具体方法：置零法 置数法置数法1、异步置零法、异步置零法例：将十进制的例：将十进制的7416074160（ 74161）接成六进制计数器）接成六进制计数器十进制计数器十进制计数器十六进制计数器十六进制计数器例：将十进制的例：将十进制的74160（ 74161）接成六进制计数器接成六进制计数器2.置数法置数法 (a)置入置入0000 (b)置入置入1001（1）采用计数器状态输出端）采用计数器状态输出端预置数预置数（采用进位输出端来预置数）（采用进位输出端来预置数）2. N M2. N M 的计数器的计数器然后再采用置

28、零或置数的方法然后再采用置零或置数的方法整体置零整体置零（异步）（异步）整体置数整体置数（同步）（同步）例：用例：用74160接成二十九进制接成二十九进制寄存器和移位寄存器是计算机的主要部件寄存器和移位寄存器是计算机的主要部件之一，它用来暂时存放数据或指令以及实之一，它用来暂时存放数据或指令以及实现数码移位功能。现数码移位功能。寄存器是存放寄存器是存放0 0、1 1的逻辑部件，它具有接收数码和的逻辑部件，它具有接收数码和寄存数码的功能。触发器有两个稳定状态，所以一寄存数码的功能。触发器有两个稳定状态，所以一位触发器可以寄存一位二进制。位触发器可以寄存一位二进制。n n位触发器可以构成位触发器可

29、以构成n n位二进制数的数码寄存器。位二进制数的数码寄存器。Q3Q2Q1Q0&QQDQQDQQDQQDD0D1D2D3CR取数取数脉冲脉冲接收接收脉冲脉冲( CP )四位数码寄存器四位数码寄存器D0-D3：待存数据：待存数据Q0-Q3：输出数据输出数据 工作过程：工作过程：接收脉冲到达后，将待存数据送接收脉冲到达后，将待存数据送至各至各D触发器触发器 ， 取数脉冲加入后将所存数据取数脉冲加入后将所存数据送出。送出。 Q3Q2Q1Q0&QQDQQDQQDQQDD0D1D2D3CR取数取数脉冲脉冲接收接收脉冲脉冲( CP )集成寄存器集成寄存器一、集成寄存器一、集成寄存器例例1 1

30、：74LS7574LS75用同步用同步D D 触发器（电平触发方式）组触发器（电平触发方式）组成的分为两组的四位寄存器。在成的分为两组的四位寄存器。在CP=1CP=1期间期间Q Q端的端的状态随状态随D D端状态而变。在端状态而变。在CP=0CP=0以后，以后，Q Q端将保持端将保持CPCP变为低电平时变为低电平时D D端的状态端的状态。 除了具有寄存数码的功能外，还有移位功能。除了具有寄存数码的功能外，还有移位功能。所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，在每数据，在每个移位脉冲的作用下，向左或向右移动一位。根据个移位脉冲的作用下，向左或向右移动一位。根据移位

31、方向，常把它分成左移寄存器、右移寄存器移位方向，常把它分成左移寄存器、右移寄存器 和和 双向移位寄存器三种：双向移位寄存器三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)右移寄存器右移寄存器在在4 4个移位脉冲作用下，输入的个移位脉冲作用下，输入的4 4位串行数码位串行数码11011101全部存入全部存入了寄存器中。了寄存器中。这种输入方式称为这种输入方式称为串行输入方式串行输入方式。Q0和和Q3分别是左移和右移时的串行输出端，分别是左移和右移时的串行输出端，Q0、Q1、Q2和和Q3为并行输出端。另外，通过设置为并行输出端。另外，通过设置S0,S1来

32、控制数据的移来控制数据的移动。动。DSL 和和DSR分别是左移和右移串行输入。分别是左移和右移串行输入。D0、D1、D2 2和和D3是并是并行输入端。行输入端。1S0S1S0S2D Y = M8+N2不能自启动！不能自启动！v环形计数器环形计数器v环形计数器环形计数器能自启动！能自启动！v扭环形计数器扭环形计数器设计方法设计方法状态转换表的简化状态转换表的简化同步时序电路设计举例同步时序电路设计举例设设计计方方法法给定逻辑功能给定逻辑功能写原始状态图写原始状态图原始状态表原始状态表 状态简化得最小化状态表状态简化得最小化状态表确定触发器的数目和状态分配确定触发器的数目和状态分配选触发器类型，求

33、激励函数、输出函数选触发器类型，求激励函数、输出函数画逻辑电路图画逻辑电路图画出全状态图，画出全状态图，检查设计，如不检查设计，如不符合要求，重新设计符合要求，重新设计S0 0初始状态或没有收到初始状态或没有收到1 1时的状态；时的状态； 例例6.5.2 设计一个串行数据检测器。该检测器有一个输入端设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个，它的功能是对输入信号进行检测。当连续输入三个1 1（以（以及三个以上及三个以上1 1）时，该电路输出）时，该电路输出Y=1=1，否则输出，否则输出Y=0=0。 解：解： （1 1）根据设计要求，设定状态）根

34、据设计要求，设定状态: :：S2 2连续收到两个连续收到两个1 1后的状态；后的状态；S1 1收到一个收到一个1 1后的状态；后的状态；S3 3连续收到三个连续收到三个1 1（以及三个以上（以及三个以上1 1）后的状态。）后的状态。（2 2）根据题意可画出）根据题意可画出原始状态图：原始状态图：（5 5）选择触发器。）选择触发器。 本例选用本例选用2 2个个D触发器。触发器。由输出卡诺图可得电路的输出方程：由输出卡诺图可得电路的输出方程：1建立原始状态图建立原始状态图设计一个按自然态序变化的设计一个按自然态序变化的7进制同步加法计数器，计数进制同步加法计数器，计数规则为逢七进益，产生一个进位输

35、出。规则为逢七进益，产生一个进位输出。 000001010011 /0 110101100 /0 /0 /0 /0 /0排列顺序： /Y nnnQQQ012/1状态化简状态化简2状态分配状态分配3已经最简。已是二进制状态。4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：输出方程：Y的卡诺图00011110000101000nnQQ12nQ0(a) 10nQ的卡诺图00011110011011000nnQQ12nQ0(b) 11nQ的卡诺图

36、00011110001001101nnQQ12nQ0(c) 12nQ的卡诺图00011110000011011nnQQ12nQ0不化简，以便使之与JK触发器的特性方程的形式一致。 YFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K 1J C11K&Q0Q0&1&比较，得驱动方程：电电路路图图5检查电路能否自启动检查电路能否自启动6将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。例例2：设计一设计一“011”011”序列检测器，每当输入序列检测器，每当输入011011码时，对码时，对应最后一个应最后一个1 1，

37、电路输出为，电路输出为1 1。解：解： 1 1、画出原始状态图（或称转移图）与原始状态表、画出原始状态图（或称转移图）与原始状态表输入端输入端X：输入一串行随机信号输入一串行随机信号输出端输出端Z：当当X出现出现011序列时，序列时，Z=1；否则；否则Z=0ABCD1/00/00/01/10/00/01/01/0XS n01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Zn2、状态简化、状态简化XS n01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Zn原始状态表原始状态表等价状态可以合并为一个状态等价状态可以合并为一个状态对任意输入序列，相对任意输入

38、序列，相应的输出序列都相同应的输出序列都相同XS n01ABCB/0A/0B/0C/0B/0A/1Sn+1/Zn3、状态编码、状态编码00011011尽量采用尽量采用相邻代码相邻代码ABCQ1Q0-两个触发器状态两个触发器状态XQ1nQ0nQ1n+1Q0n+1/Zn0 00 10 11 001/000/001/010/001/000/14、确定触发器类型，编写状态表，求激励函数及输出函数。、确定触发器类型，编写状态表，求激励函数及输出函数。 触发器类型：触发器类型： 选选T触发器触发器 编写状态表：编写状态表：现现 入入Xn现现 态态Q1n Q0n现控制入现控制入T1 T0次次 态态 Q1n+

39、1Q0n+1现输出现输出Zn0000 00 11 01110 00 11 00000010 00 01 00 10 10 101001 10 01 0111）填）填X=0与与X=1时时电路的现态与次态，电路的现态与次态，及相应的现输出及相应的现输出2）填写相应的）填写相应的1、0的状态的状态根据现态与次态根据现态与次态决定决定T值值同：同：T=0不同：不同：T=13）填）填1、0的卡诺的卡诺图，求函数的表达式图，求函数的表达式状态转换表状态转换表表达式为：表达式为：Q1Q0取取11组合的状态未使用，在卡诺图中暂按无关项处理组合的状态未使用，在卡诺图中暂按无关项处理根据化简时约束项的使用情况，反填状态