基于FPGA的高速数据采集

1、基于基于FPGA的高速数据采集的高速数据采集系统设计系统设计 负责人：张浩 合作者：陈尔鲁 陈江斌 指导教师：周文委浙江工业大学信息学院项目目标及设计内容 2系统测试与结果 4项目方案的实现过程3 3项目背景及研究意义3 15 项目的改进及展望项目背景及研究意义 国内数据采集器的现况上世纪国内数据采集器的现况上世纪08年代末到年代末到09年初，我年初，我国一些仪器厂已研制出了多种数据采集器，其中单通道的国一些仪器厂已研制出了多种数据采集器，其中单通道的有有SP201，SC247型，双通道的有型，双通道的有EG3300，YE5938型，型，超小型的有超小型的有911,902和和921型型.具有采

2、集静态信号的有具有采集静态信号的有SMC一一9012型，所配套的软件包基本上包括了设备维修管理和型，所配套的软件包基本上包括了设备维修管理和基本频谱分析两大部分，能够适应机器设备的一般状况监基本频谱分析两大部分，能够适应机器设备的一般状况监测和故障诊断，基本上己经达到了国外数据采集器的初期测和故障诊断，基本上己经达到了国外数据采集器的初期水平。但是，国内数据采集器与目前国外数据采集器相比水平。但是，国内数据采集器与目前国外数据采集器相比较，在技术上仍然存在着一定的差距。较，在技术上仍然存在着一定的差距。 目前，随着微电子技术的发展，电子自动化设计工具的普及，大规模可编程逻辑器件也越来越得到广泛

3、的实际应用。可编程逻辑器件不仅使系统趋于小型化、集成化和高可靠性，而且具有用户可编程特性，这些优点将缩短系统设计周期，减小设计成本，降低设计风险。不仅如此，部分器件除具有用户可编程能力外，还具有简单的在线可编程能力。 FPGA编程显得更加灵活，比如，一片FPGA芯片就可替代几片甚至几十片标准器件，其用户可用I0引脚数目多达数百条。一片FPGA就可以实现逻辑功能十分复杂的逻辑部件甚至一个小型数字系统。如果将FPGA引入到数据采集系统中，无疑会使系统的体积更加小巧，其性能更加优越。因此，具有一定的现实意义。项目目标及设计内容 可编程逻辑器件FPGA和USB2.0芯片CY7C68013为核心的高速采

4、集系统，设计了在FPGA的控制下，USB接口模块、AD转换模块等协同工作下对输入信号的数据采集系统。该系统可以实现对信号的高速采集，并通过 USB总线与上位机通信，实现在Labview控制界面下进行显示以及数据的存储，这种基于FPGA的同步采集、实时读取采集数据的设计充分发挥了FPGA和USB的优点，提高系统采集和传输速度。指标：1.数据采集器分辨率为8位 2.转换速率最高可以达到6MHz 3.设备和计算机间的数据传输速度可达l0Mb/s 4.电压输入范围为-33V.测量误差在0.2%以内I IF FC CL LK KF FI IF FO OA AD DR R 1 1: :0 0 F FU U

5、L LL LR RE ES SE ET TF FD D 1 15 5: :0 0 P PK KT TE EN ND D6 48MEXT.MasterFX2SlaveModeFLAGBIFCLK FADDR1 FLAGB-FULL FLAGC-EMPTYSLWR FD15:0 PKTENDZNN+1FADRR0 IFCLKFADDR0FADDR1FLAGB-FULLFLAGC-EMPTYSLWRFD15:0PKTEND511 512Core AutoCommits PktAUTOIN=1 IFCLK FADDR1 FLAG-FULL FLAG-EMPTYSLWR FD15:0 PKTEND815

6、816NFADDR0系统测试与结果 输入信号峰峰值给定是输入信号峰峰值给定是3.0V 3.0V 示波器上示波器上VPPVPP显示为显示为3.04V 3.04V 示波器显示频率（示波器显示频率（HZHZ）1001002002005005001K1K2K2KLABVIEWLABVIEW显示频率显示频率(HZ)(HZ)100.1100.1199.8199.8499.6499.61000.21000.21996.71996.7LABVIEWLABVIEW显示显示VPPVPP（V V）3.013.013.013.013.093.093.023.023.043.04示波器显示频率（示波器显示频率（HZHZ

7、）5K5K10K10K50K50K100K100K200K200KLABVIEWLABVIEW显示频率显示频率(HZ)(HZ)5008.35008.39992.49992.45000050000100168100168200360200360LABVIEWLABVIEW显示显示VPPVPP（V V）3.053.053.123.123.123.123.163.162.772.77示波器显示频率（示波器显示频率（HZHZ）1001002002005005001K1K2K2KLABVIEWLABVIEW显示频率显示频率(HZ)(HZ)100.100.0 0200.5200.5499.3499.399

8、8.3998.32002.02002.0LABVIEWLABVIEW显示显示VPPVPP（V V）3.983.983.983.983,993,993.993.994.024.02示波器显示频率（示波器显示频率（HZHZ）5K5K10K10K50K50K100K100K200K200KLABVIEWLABVIEW显示频率显示频率(HZ)(HZ)5004.25004.210000.410000.450131.450131.4100227100227200234200234LABVIEWLABVIEW显示显示VPPVPP（V V）3.983.983.983.983.893.893.833.833.5

9、93.59输入信号峰峰值给定是输入信号峰峰值给定是4.0V 4.0V 示波器上显示为示波器上显示为4.04V4.04V项目的改进及展望项目的改进及展望在在FPGAFPGA中是否采集数据是根据中是否采集数据是根据FIFOFIFO的的FULLFULL线来控制，理论线来控制，理论上上USBUSB传输数据远大于采集的速度，这样几乎可以不停止采传输数据远大于采集的速度，这样几乎可以不停止采集集, ,但实际发现但实际发现FPGAFPGA给给ADAD的时钟存在的时钟存在4050ms4050ms的停止。的停止。当采集数据时，发现当采集数据时，发现ADAD的输入信号有噪声出现的输入信号有噪声出现目前目前ADAD是是8 8位，采样率最大