数字电子技术基础唐竞新时序逻辑电路

1、第五章 时序逻辑电路 时序逻辑电路的分析方法 常用时序电路（寄存器，计数器，顺序脉冲 发生器等）原理及应用 时序逻辑电路设计方法5.1 概述一、特点、模型及功能描述 特点：电路输出不仅和输入量有关， 还取决于电路的状态量 模型： 功能描述： 状态转换图、时序图、状态表 :IC 功能表逻辑符号(,)nZF X Y()nZF Y(Mealy 米勒）Moore（莫尔）二、本章内容 同步和异步计数器电路的分析方法 常用计数器电路原理和应用 同步时序电路的设计三、时序逻辑电路的功能分析1、同步计数器功能分析举例 电路由三个下降沿触发的J-KFF组成，分析电路功能，画出完整的状态转换图 写出FF的驱动方程

2、，输出方程 状态转换表0011JKQ1010JQKQ2020JQKQ210ZQ Q Q0 1 1 0 1 1 0 10 0 1 1 0 1 1 00 1 1 1 0 0 0 1 210Q Q Q1234567cpcpcpcpcpcpcp210Q Q Q1 0 00 0 1 完整的状态转换图 画时序图 结论：电路为同步能自启动的六进制计数器000100001010011110111101/0/0/0/0/0/0/1/0501765432576132210/Q QQcp Z012cpQQQ2、异步计数器电路功能分析各FF驱动方程 0201JQK1111JK21021JQQK012 cp cp0FF

3、FF QFF触发触发触发 各FF时钟方程 列状态转换表0FFcpcp10FFcpQ2FFcpcp0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 210Q Q Q12345cpcpcpcpcp210Q Q Q1 0 11 1 11 1 00 1 00 0 00 1 0 画完整的状态转换图 结论：电路为异步能自启动的五进制计数器1111011101000110100010005.2 常用时序逻辑电路 寄存器、计数器、顺序脉冲发生器等一、寄存器一、寄存器 简单数据寄存器、移位寄存器、简单数据寄存器、移位寄存器、寄存器阵列、存储器寄存器阵列、存储器RAM、电荷耦合、电荷耦合器件

4、器件CCD（动态移位寄存器）等。（动态移位寄存器）等。3030cpcpDDQQ ：数码输入端 ：数码输出端：触发时钟， 上升沿触发CLR ：清零端，低电平有效1、典型数据寄存器2、典型移位寄存器、典型移位寄存器 单向移动（右移）单向移动（右移）双向移动1M 0M 右移左移功能0 00 101 1保持右移左移预置21M M六上升沿DFF八D型锁存器四位双向移位寄存器74LS17474LS37474LS1943、常用IC介绍21M M100Q送入 保持2101M M211M M10D送入 置入数1Q送入 左移SRD 送入 右移2,1217419400LSM MM M部分电路方式控制端4、寄存器应用

5、举例 8D锁存器74LS374构成双向总线驱动器121cpcpCCCVVABV 控制信号 ，作用下，数据自 向 方向传送。 0，作用下，数据从B向A方向传送。74LS3742 四位双向移位寄存器74LS194构成八位双向移动寄存器两片74LS194构成八位双向移位寄存器二、计数器分类： 按进制数（计数长度）：二进制、十进制、N进制 按码制分： 8421码，循环码，2421(A), 按数值增减：加法，减法，可逆 按触发同步方式：同步，异步两类 1、二进制计数器 （1）异步二进制计数器DFFT FF0FFcpcp1FF0cpQ2FF1cpQ0cpFF 在10QFF 在21QFF 在翻转翻转翻转三位

6、二进制加法计数1765432802c pQQ1Q时序图012345670 sssssssssDFFT FF0FFcpcp1FF0cpQ2FF1cpQ0cpFF 在10QFF 在2FF1在Q翻转翻转翻转三位二进制减法计数1765432802c pQQ1Q时序图076543210 sssssssss异步二进制计数器规律： 各FF接成 . 时钟方程T FF0(cp)iFFFFcpcp除外上升沿触发下降沿触发加法计数减法计数iFFcp触发器计数方式1iFFicpQ1iFFicpQ1iFFicpQ1iFFicpQ（2）同步二进制计数器 三位二进制加法计数器状态转换表 cp 0 1 2 3 4 5 6 7

7、2Q1Q0Q 0 0 1 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1012304567sssssssssis010210010cp1 n-2n-1ii=0FFFFQFFQ QQQ QT=Q012为T FF,在作用下翻转为TFF,在由1变为0时翻转为TFF,在由1变0时翻转考虑用TFF实现电路时 T T T对于多位二进制加法电路，有用J-KFF 实现三位二进制加法电路 同步二进制减法计数器， 在cp的作用翻转， 应在 情况下，cp到达时翻转， 则在 、 均为0情况下，cp到达时翻转，有0FF1FF2FF00Q 0Q1Q0101101TTQTQQ210nni

8、iTQ . .2、十进制计数器 （1）同步十进制计数器 在同步十六进制基础上 同步十 进制计数器 3Q2Q1Q0Q01SS10S9S.0 0 0 00 0 0 11 0 0 11 0 1 01001091013 从cp 到cp 作用后，两者的不同在于： FF由0变 及 保持 FF由1保持 ，及1变31()()KJ 四位二进制2,FF FF0与驱动方程不变，仍为011K0J10210Q QKQ Q2J3010Q QKQ1J210Q Q Q3J321030KQ QQQ Q3,FF FF1与驱动方程为J1330FF的 修正，FF的K修正令P=Q Q103030321021030JPQQ QQ QKQ

9、 QQPQ QQQ Q0Q 同步十进制加法计数器电路（2）异步十进制计数器 用合成法实现框图 采用二进制计数器的输出信号作为五进制计数器的触发时钟实现十进制计数。 二进制计数器十进制计数器=五进制计数器0130130130 FFT FF, FF FFQ01FF FFQ10FF FFFFcp10接成为异步五进制计数电路。在 变 时，状态保持。在 变 时，计数。电路状态实现一个循环，加在触发端的脉冲需要个，为十进制计数电路。3 移位寄存器型计数器（1）环形结构电路 电路构成： DFF,前级输出为后级输入 最后一级输出反馈送回首级输入210QQQ102DDD 状态转换图 自启动电路形式 状态转换图1

10、11000101110010100001011210Q QQ210Q QQ221DQ Q001100010011101110000111（2）扭环形结构电路000111011001110100010101000111011001110100010101210Q QQ210Q QQ1201,20D =Q , D =Q D =Q电路及状态转换图自启动电路及状态转换图2210 DQ QQ4、循环码计数器 00011110110001100111001000101101011000010010111100 01 11 100 110QQ2Q1nQ2201012010021DQ QQ QDQ QQ QD

11、QQ电路次态卡诺图210Q QQ三位循环码计数器电路状态图0132 SSSS4576 SSSS 三位循环码计数器电路图5、计数器集成电路及应用 （1）IC介绍 同步可预置数十进制/十六进制计数器 74LS160/161逻辑符号 逻辑符号 功能表功能 0 1 0 1 1 1 1 1 1 清零置数计数保持CLR2 1s scp210s s LD cpCCQ进位符号和时序图g 同步可预置数可加/可减 十进制/十六进制 计数器74LS190/191 逻辑符号功能表19210 功能 0 1 0 0 1 0 1 1 1 预置数加计数减计数 保持LDcpGMCCcpQ0s1s2s0s9sCMOS同步十六进制

12、加法计数器CC4520 逻辑符号 功能表cpCCQCR进位符号， Q 和时序图(74LS190)192100s1s2s0s9sCCcpQCRQ功能 1 0 0 0 1 0 0清零保持计数计数dRENcpdR 清零端，高电平有效EN 使能端 异步二五十进制计数器74LS290 逻辑符号 功能表 功能 1 0 0 1 0 0预置最大数 清零 计数 cp0(1)0(2)RR9(1)9(2)SS9(1)9(2)0(1)0(2)S,S 1001R,R 0000DCBADCBAQ Q Q QQ Q Q Q为置数端，同为高电平时被置为状态为复位端，同为高电平时被清为状态 异步二-八-十六进制计数器74LS2

13、93 逻辑符号 功能表 功能 1 1 0 0 清零 计数 计数 cp0(1)R0(2)R0(1)0(2) R,R为复位端，同为高电平时计数器清零（2）计数器IC应用举例 实现计数DCBA74LS190LD=1, G=0, M=0CPQ Q Q Q0000 00011001,0000,实现十进制加法计数在作用下，输出二进制数为，为十进制计数器LD用端复位法（DCBA=0000)121,1,1011DCBASSQ Q Q QLDDCBA=0000, CLR译码送000001101010101101010001DCBAQ Q Q Q 多种方法实现同一种计数长度 用十六进制计数器实现M=12计数电路L

14、D用端置最大数（DCBA=1111)121,1,1010DCBASSQ Q Q QLDDCBA=1111, CLR译码送111101011001101001000000DCBAQ Q Q Q CLR直接清零复位法（译码信号送端）1011 DCBAQ Q Q Q 1100状态仅保留一瞬间便消失，的下一个稳态实际为00000000011010101011010100011100DCBAQ Q Q QCCQLD用进位信号作为译码信号（反相后送端）010010101110111110010101000010111100111000110010100010100110010011110111置置置置DC

15、BAQQ Q Q用 多 次 置 数 法 用十六进制改为十进制计数 多片芯片的级连 级间异步，低位进位信号作为高位触发时钟 级间同步：低位进位信号作为高位控制信号三、顺序脉冲发生器等电路 顺序脉冲发生器 序列脉冲发生器 脉冲分配电路1、顺序脉冲发生器（1）原理框图：计数器+译码器 计数器输出接译码器地址输入线，译码器输出即为顺序脉冲（2）几种顺序脉冲发生器电路 移位寄存器构成3路顺序脉冲 计数器和4线16线译码器构成16路顺序脉冲 触发器组成时序电路和门构成4路顺序脉冲 4位移位寄存器构成4路顺序脉冲54321cp0Q1Q2Q3Q2. 序列脉冲发生器（1）原理框图 计数器组合逻辑电路 Y为周期性

16、输出的一串二进制信号。（2）脉冲序列电路11111100 01 11 10DCQ QBAQ Q函数Y的卡诺图Y周期性输出十二位脉冲序列：100100111001 00 01 11 103. 脉冲分配电路三相六拍步进电机脉冲分配电路状态图ABCQQQ、视为三个线圈1iQ 0iQ 表示线圈带电线圈不带电100011001101010110ABCQ Q Q 000 111M 为 控 制 变 量 M =0时 ， 电 路 按 顺 时 钟 转 M =1时 ， 电 路 按 逆 时 钟 转为，两 个 状 态 ， 为电 路 的 无 效 状 态ABCQ Q Q1 0 10 1 00 1 10 0 11 1 01

17、0 01 1 10 0 0ABCQ Q QM = 1M = 011010100101111010000001010100100010011001101011000 01 11 10AMQBCQ Q 00 01 11 10n 1Q电路次态卡诺图三相六拍脉冲分配电路图5.3 时序逻辑电路设计 同步计数器设计 异步计数器设计方法介绍 有控制变量的计数器设计 同步时序电路设计一、同步计数器设计一、同步计数器设计 1. 基本设计方法基本设计方法 利用电路次态卡诺图求得各利用电路次态卡诺图求得各FF的驱动方程的驱动方程 所求电路的状态转换图，用所求电路的状态转换图，用J-KFF实现实现0001000011

18、11110011010101/0/0/0/1/0/0/0/0210Q QQ/cp Z05237614画电路的次态卡诺图10Q Q2Q1nQ00011110101110001011001010101/1 1110110Q Q2Q12nQ00011110 1 1 1 10110Q Q2Q11nQ00011110 1 1 1 10110Q Q2Q10nQ00011110 1 1 1 1 1 101次态子卡诺图求各FF驱动方程，输出方程画逻辑电路图2121JQKQ1010JQKQ0011JKQ210ZQ QQ若考虑用DFF实现，则有22121DQ QQQ10101DQQQQ010DQQ221DQQ10

19、1DQQ010DQQ2. 修改法修改法 适用于适用于8421码编码、码编码、J-KFF构成的构成的电路电路 在二进制计数器的基础上，通过修改部在二进制计数器的基础上，通过修改部分触发分触发 器的驱动方程，可得任意进制的计数器。器的驱动方程，可得任意进制的计数器。 修改法原则（对加法计数器）修改法原则（对加法计数器） 状态 1 0 1 0 1 1 0 0 修正情况K修正 J修正iQ1NNSS111100 (K)1NNNNNNSSSSSS 表中(J)修正表示触发器状态为 ，状态为1时，需修改触发器J端，使该触发器的J端在状态出现后变为 ，这样触发器的下个状态就不会是1，而仍然为0，满足状态转换的要

20、求。修正表示触发器状态位 ，状态为1时，需修改触发器K端，使该触发器的K端在出现0时变为1，保证触发器的下个状态回到0，以满足状态转换的要求。 由表知，当触发0NS器在状态下为 时，就不需要修正。1111n1|1 NNNNSNSNSSSSQ(1)(1) 修改法的具体步骤为： （1）按所需设计的电路的进制数，写出电路的，状态，根据修改的原则确定是否需要修改？哪一个需要修改？按哪种修改法修改？ （2）令P=Q上式的含义是，在状态出现时，令平P=1,Q表示在状态下为 的项的乘积。110111101()00()00inNiiNiQQQPSQQQQPSQiiii （3）进行（J）修正，令 J即在状态出现

21、后，使J ，以保证下一个脉冲来后。 （4）进行（K）修正，令 K即在状态出现后，使K ，以保证下一个脉冲来后的状态返回 。需注意的是：ii对 式， 中含有的 因子可删掉。KPQiiKK若是最高位，则可令P。（6）画逻辑电路图 （5）补充完整各触发器的驱动方程（注：不需修正的驱动方程 同二进制加法计数的驱动端方程。） 现以将一个四位二进制加法计数器修改为十三进制加法计数器为例介绍其过程。1011211213(1),- 状态的确定 同步十三进制加法计数器的状态为，故状态为，为，有NNNNSSSSSSSSS12S13S3Q2Q1Q0Q111110003K2K0J32(2)PP=QQ12 设定 的内容

22、 令 即电路在S 状态时 P=1。 32(3)1 PQQ 0 J 修正 J 103210321032(4)Q QQQQ QQQQ QQQ23 K 修正 K K01021032102103320(5)1QQ QQQ QQQKQKQ QQKQK1230 完整的驱动方程为JJJJ (6) 画逻辑电路图(略)3、反馈复位法、反馈复位法 利用异步复位端利用异步复位端 设计设计N进制计数器的方法进制计数器的方法称为反馈复位法。在二进制计数器的基础上，利称为反馈复位法。在二进制计数器的基础上，利用这种方法可以很方便地得到任意进制的计数器用这种方法可以很方便地得到任意进制的计数器。dR3 2 1 01101Q

23、Q QQ 用反馈复位法实现的同步十三进制计数器电路。译码信号取自状态。12D 门G ,G 构成的基本的引入，使门G 输出的低电平信号保持的时间延长到时钟CP=0的约半个时钟周期.R SFFCCGFFG 反相器确保各被清零后，下一个脉冲能进入正常的计数状态。若电路为上升沿触发器组成，反相器可省略。二、异步计数器设计法介绍二、异步计数器设计法介绍 异步计数器设计的要点是合理地选取组成计异步计数器设计的要点是合理地选取组成计数器的各个触发器的触发时钟，或称触发器的时数器的各个触发器的触发时钟，或称触发器的时钟方程钟方程 。 可根据电路的时序图来确定。可根据电路的时序图来确定。 现以现以2421(A)

24、码的十进制加法计数器为例介码的十进制加法计数器为例介绍其设计过程。绍其设计过程。 2421(A)十进制加法计数器的状态转换图：十进制加法计数器的状态转换图：FFiCPFFiCP0000010000110010000111110101011001111110/0/0/0/0/0/0/0/0/1/03210Q Q QQ/CCcp Q电路的时序图（考虑用下降沿触发的J-KFF实现）176543298100123CCcpQQQQQ电路的次态卡诺图000100100100001101010110/ 1110 0111 00001111 10Q Q32Q Q1nQ00000101101110电路的时钟方程

25、0102130F FF FF FF FC PcpC PQC PQC PQ111cp2cp4cp3cp5cp6cp8cp7cp9cp10/1cp110Q Q10nQ0000010111101110110Q Q13nQ0000010111101110各触发器的子卡诺图1111110Q Q32Q Q12nQ000001011110111011110Q Q11nQ000001011110111032Q Q32Q Q32Q Q各触发器的驱动方程、输出方程103212023132CC30111111 Q = Q Q JJJQ QJKKKKQ Q电路的自启动检查111132 103210nnnnnnnnQ

26、Q Q Q QQQQ1 0 0 0 1 0 0 11 0 0 1 0 0 1 01 0 1 0 1 0 1 11 0 1 1 0 1 0 01 1 0 0 1 1 0 11 1 0 1 0 1 1 0电路完整的状态转换图/00000010000110010000111110101011001111110/0/0/0/0/0/0/0/0101110101000100111011100/0/1/1/0/1/0/1逻辑电路图三、有控制变量的计数器设计 有控制变量计数器的设计的步骤和同步计数器的基本设计法相同，只要将控制变量象电路的状态量一样，作为一个变量一起画入 的卡诺图中，以下的过程完全同同步计数

27、器的基本设计法，所不同的是求得的各触发器的驱动方程和电路的输出方程通常包含状态量和控制变量两种变量。1nQ084211MM 作码六进制加法 为循环码六进制计数控制变量M电路次态卡诺图001010100011101000/1 001/1 101111 01101011010Q Q2MQ1nQ0000010111101110011101100010001000/0/0/0/0/0110101111010011001/0/0/0/0/1210Q Q Q/CCcp QM=0M=1各触发器子卡诺图1111110Q Q2MQ12nQ000001011110111011111110Q Q2MQ11nQ000

28、0010111101110111111110Q Q2MQ10nQ00000101111011101110Q Q2MQccQ0000010111101110各触发器驱动方程、输出方程电路自启动检查121201002210102021CC210JQ QJMQMQQJMQKQQKQ Q MKMQMQQ = Q Q Q 01MM时 110111 111100时 000100 100101电路能自启动四、同步时序电路设计 投币控制电路串行数码检测电路状态等价、化简内容串行码制变换电路状态化简、编码内容1、投币控制电路 投钱币1分、2分，满4分，邮票出，余钱找回。 输入量 Y . X / 输出量 S .

29、P (2) (1) (邮票) (1)逻辑框图状态转换图1 00123QQ :00,01,10,11 S ,S,S ,S代表 / Y XS P01/0001/1010/1101/0010/0010/1010/0001/002S3S0S1S次态卡诺图00011110011000/1011101100/1100/1000 01 11 10YX10QQ11111100 01 11 1010QQYX1nQ11nQ 00 01 11 10 00 01 11 101010SX Q QPYQ Q1=YQ输 出 方 程01JXKXYQ0 0010JQYXYX QKY XY QYX Q1 驱 动 方 程 10nQ

30、YX1111100 01 11 1010QQ 00 01 11 1002、串行数码检测电路逻辑框图输入串行数码，连续输入三个或三个以上1时，电路输出为1，否则为0。状态转换表3SS2 、态等价状态电路次态输出X=0X=1X=0X=1000000110123SSSS0000SSSS1233SSSS等价：在所有输入条件下，两个状态Si和Sj所有对应的输出相 同，次态也相同，称这两个状态等价，记为：iSjS性质：等价状态可以合并 等价状态有传递性ABBACC若， 则 简化的状态转换图1/01/00/01/10/01S0S2S状态转换图1/01/00/01/10/00/01/10/0 x/z输入 输出1S0S2S3S0/0状态编码的考虑： 状态编码也称为状态分配，其选择涉及多方面因素，若仅从简化电路考虑，可按下述原则进行编： （1）次态相同的状态，尽可能给以相邻的编码，其次态也编成相邻的代码。 （2）在某个输入条件下，次态相同的状态，尽可能编成相邻的代码。 （3）若两个或多个不同的状态是某个状态的次态，尽