康华光版数字电路试题总结

1、.下载可编辑.数电复习资料1、L AB C的对偶式为:A BCBA B CC、ABCABC；2、在四变量卡诺图中，逻辑上不相邻的一组最小项为:A、m1与m3Bm4与m5与m133、欲表示十进制数的十个数码，需要二进制数码的位数是4、三态门输出高阻状态时,F面说法不正确的是A、用电压表测量指针不动、相当于悬空C、电压不高不低、测量电阻指针不动5、要用 n 位二进制数为N 个对象编码,必须满足名姓6、如图 1 所示，用 74LVC161 构成的计数器的模数是A、B、D、模模模模91011121 1 CP11010CECRDoD,_2i TCCE 74LVC161PPECbP1D2D3QQ1Q2Q3

2、1111图 1号学师教课任7、JK 触发器要实现A、J=0, K=1 B、在同步计数器中,)A 相同、 同步时序电路如图10、用Q+1三 1 时，J、K 端的取值为、J=0, K=0 C 、J=1 ,K=1 D 、J=1, K=0各触发器状态改变时刻、不相同2 所示，当 A=1 时其状态方程、Qn1Qn、与触发器有关 D 、与电平相同Qn 1为=1D 、Qn1QnCP555 定时器构成单稳态触发器，其输出脉宽为A 0.7RC、1.1RC、1.4RC、1.8Rc下载可编辑.1、L AB C的对偶式为:A、A BCBA BC、C、ABCD、ABC；2、逻辑函数F AB和 G=AOB 相等， 则 F

3、、G 应满足关系()A.F GB.F GC.F GD.F G3、已知某电路的真值表如下表所示，则该电路的逻辑表达式为、三态门输出高阻状态时，下面说法不正确的是、单稳态触发器可实现10、用 555 定时器构成单稳态触发器，其输出脉宽为1 在二进制编码中，若所需编码的信息有N 项，则需要的二进制数码的位数n 应满足的关玄阜系是_ 。2 在逻辑函数中，设有n 个输入变量，则对应的最小项有 _A.YCB.YABCC.YABD.YBCABCYABCY0 0 001 0 000 0 111 0 110 1 001 1 010 1 111 1 11)A 用电压表测量指针不动、相当于悬空C 、电压不高不低、测

4、量电阻指针不动5、要用 n 位二进制数为N 个对象编码，必须满足同步计数器和异步计数器比较，同步计数器的显著优点是)A、工作速度高、触发器利用率高C 、电路简单、不受时钟 CP 控制7、要求 JK 触发器状态由1,其激励输入端JK 应为A JK=0X、JK=1X、SR=x0SR=x 1、下列逻辑电路中为时序逻辑电路的是变量译码器B、加法器C、数码寄存器D、数据选择器)A、产生正弦波B 、延时C 、构成 D 触发器构成JK 触发器)A 0.7RC、1.1RC、1.4RC1.8RC)CC3. TTL 与非门的低门限电平为0.8V ,高门限电平为 2V,当其输入低电平为 0.4V，高电平为3.2V

5、时，其输入低电平噪声容限UNL=;输入高电平噪声容限为LNHP_4 .优先编码器 74LS148 输入为I7匚，输出为Y2、Y1、Y0。当使能输入S o, ,I? I7匚o时，输出编码Y2YY0应为_5 .构造一个模 6 计数器至少需要 _个触发器；包含 _ 个有效状态。6 组合逻辑电路中的竞争冒险是由于信号在门电路中传输时存在7. JK 触发器，当 J=K=1 时，其输出状态方程是 _。8 下图中，输入 CP 脉冲频率为 20KHZ,则触发器 2 Q2的输出频率为 _10. 一个容量为16K 4的 ROM 则共有 _ 个存储单元， _根地址线，_根数据线。1 .三态门输出高阻状态时，下面说法

6、不正确的是（）A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2.逻辑函数FA B和 G=AOB 相等，则 F、G 应满足关系（）A.F GB.F GC.F GD.F G3. TTL 集成电路 74LS138 是3线8线译码器，译码器为输出低电平有效，若输入为民人小。10 1时，输出:丫7丫6丫5丫4丫3丫2丫0为A 00100000B 11011111C 111101114.半加器和的输出端与输入端的逻辑关系是9.若将一个正弦波电压信号转换成同一频率的矩形波，应采用电00000100与非、或非与或非、异或5.要求 JK 触发器状态由0T1,其激励输入端 JK 应为A

7、、JK=0X、JK=1X、SR=x0、SR=x 1QnA的电路是1J Q1K QCP1T QCPQ21下载可编辑.1 8421BCD 码为 1001，它代表的十进制数是 _。2半导体数 码显示器的部接法有共_ 和共_ 两种接法。3 逻辑函数的三种表示方法分别是 _ 、_ 和_。4 漏极开路门在使用时，必须要外接 _。5 触发器具有 _ 个稳定状态，在输入信号消失后，它能保持 _ 不变。6 构造一个模 6 计数器至少需要_个触发器；包含_ 个有效状态。7.同步时序电路如图所示，当A=1 时其状态方程Qn 1为A 、Qn10B 、Qn11C、Qn 1QnD 、Qn 1刁A8.下列电路中能够把串行数

8、据变成并行数据的电路应该是A JK 触发器 B 3 线/8 线译码器C 移位寄存器D 十进制计数器9.如图所示，用 74LVC161 构成的计数器的模数是A、模 9 计数器B、 模10计数器C、 模11计数器D、 模12计数器10 11 (A 1 1 1 11 CECRD0D1D2D3 4 5 6TC 11 CE74LVC161PEC一一CQ0Q1Q2Q3PP1fs与输入信号中的最高频率分10.在 ADC 电路中，为保证转换精度，其采样信号的频率量fi max应满足)Afsfi maxBi max2fs2fimax2fimax下载可编辑.下载可编辑.的反函数8、 图 3 所示电路的逻辑功能与某

9、个门的功能相同，这个门是 _。9、 TTL 与非门的低门限电平为 0.8V，高门限电平为 2V,当其输入低电平为 0.4V，高电平为3.2V 时，其输入低电平噪声容限UNL= _;输入高电平噪声容限为LNH=_。10、_ 在图 4 中， 输入CP 脉冲频率为 20KHz 则触发器 2 的输出频率为 _。1、组合逻辑电路中的竞争冒险是由于信号在门电路中传输时存在7、函数CPQ2图 4下载可编辑.2、.数字电子系统按组成方式可分.下载可编辑.为_ 、_ 两种。3、 逻辑函数的三种表示方法分别是 _、_和_。4、 漏极开路门在使用时，必须要外接 _。5、 单稳态电路有 _ 个稳态，施密特电路有 _

10、个稳态。6、 构造一个模 6 计数器至少需要_个触发器；包含_ 个有效状态。7、 . n 位二进制代码可以有_个排列组合，可以表示_ 个信息。8、四位二进制减法计数器的初始状态为 0011，四个 CP 脉冲后它的状态为_。9、 5 个变量可构成_ 个最小项，全体最小项之和为 _10、 串行进位加法器的缺点是 _，要想速度较高时应采用 _加法器。1、逻辑函数L AB CD的反函数为_ ,对偶函数6._ 串行进位加法器的缺点是 _ ，要想速度较高时应采用 _ 加法器。7._触发器有 _个稳态，一个触发器可记忆位二进制码。8._ 对于JK触发器，若J K,则可完成 触发器的逻辑功能。9. D/A 转

11、换电路是指 _ 的电路， A/D 转换电路是指_ 的电路。10._ 如图 2,输入CP脉冲频率为 20KHz，则触发器 2Q2端的输出频率为 _CPQ22.逻辑函数 L 的卡诺图如图 1 所示 为。3.OD 门或 OC 门的输出端可以直接相连，以实现逻辑功能。4.组合逻辑电路中的竞争冒险是由于信号在门电路中传输时存在_。5.半导体数码显示器的部接法有共_共接法两种形式。L、-ABC00101111图 1接法和则 L 的最简与或表达式.下载可编辑.下载可编辑.1. 三态门输出高阻状态时，下面说法不正确的是2.A.3.4.5.6.7.8.9.A.用电压表测量指针不动C.电压不高不低n个变量构成的最

12、小项的个数为nB.2B.相当于悬空D.C.测量电阻指针不动D.2n逻辑函数FAA.F G要用 n 位二进制数为N 2nBB和 G=AOB 相等， 贝UF、G 应满足关系B.F GC.D.N 个对象编码，其关系正确的N 2nN 2n为了使 74LS138 正常工作，它的使能输入端E3、E2和Ei的电平应是A 、110、100、111、011要求 JK 触发器状态由 0T1,其激励输入端 JK 应为A 、JK=0X半导体存储器从存、ROM 和PROMC 、 E2PROM 和、JK=1X、SR=x0取功能上可以分为两大类,RAM、 ROM 和 RAMROM 和EPROM系统的进制和初始状态为A.九进

13、制、1010B.十进制、10101C._L.】牡生|010111进制1、CD.十二进0101P集成计数器74LVC161被接成如图 3 所示电路,厂匚 CR D0D1D2D3CETCCE 74LVC161PCPEPII单稳态触发器正常工作时输出脉冲的宽度取决于A.触发脉冲的宽度B.C.电源电压的数值D.10.某 TTL 与非门的三个输入端分别为A B、C,对 C 的处理方法哪个不正确?)A.与输入端 A 并用C.、SR=x11101 01触发脉冲的幅度电路本身的电阻、电容值现只需要用 A B 两个，C 不用，则下面与输入端 B 并用.下载可编辑.1. 3 个变量可构成 个最小项，全体最小项之和

14、为 _2若用二进制代码对 48 个字符进行编码，则至少需要位二进制数。1 所示UFi、F2、F3分别属于何种常用逻辑门。组合逻辑电路中的竞争冒险是由于信号在门电路中传输时存在10.在 A/D 转换过程中，不可避免存在B 1 C ABC同步计数器和异步计数器比较，同步计数器的显著优点是、触发器利用率高C.接逻辑“ 0”D.接逻辑“ 1”3.常用逻辑门电路的真值表如表00110010111001111101F1;F24.己知逻辑函数YABCAC则卡诺图中有个最小项。电6.半导体数码显示器的部接法有共接法和共接法两种形式。7.若将一个正弦波电压信号转换成同一频率的矩形波，应采用电四位二进制减法计数器

15、的初始状态为 0011 ,四个 CP 脉冲后它的状态9.一位十六进制数可以用（）位二162. 逻辑函数式 F=ABC+A+B+C的逻辑值为3.串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递。A 超前，逐位逐位，超前C 逐位，逐位超前，4.要求 JK 触发器状态由0T1,其激励输入端 JK 应为A JK=0X、JK=1X、SR=x0、SR=x 15.工作速度高A B F 1 F 2 F 35. TTL 与非门的多余输入端悬空时，相当于输入下载可编辑.下列逻辑电路中为时序逻辑电路的是7.四位二进制减法计数器的初始状态为 0011 ,四个 CP 脉冲后它的状态为_。8. 对于JK

16、触发器，若J K 1，则可完成_ 触发器的逻辑功能。9. 5 个变量可构成 _个最小项，全体最小项之和为 _。10 .一个容量为16K 7的 RAM 则共有_个存储单元，_根地址线，_ 根 数据线。组合逻辑电路中的竞争冒险是由于信号在门电路中传输时存在4.5. JK 触发器具有个稳定状态，在输入信号消失后，它能保持不变。6.利用触发器构造一个模6 计数器至少需要个触发器；包含个有效状态。C、电路简单、不受时钟 CP 控制7.8.9.A、 变量译码器同步时序电路如图所示,A、Qn 1C、Qn 1JK 触发器要实现A、 J=0,K=1B、加法器C、数码寄存器D、数据选择器当 A=1 时其状态方程、

17、Qn 11Qnn+1AQ =1B、Qn1QnJ、K 端的取值为C时，、J=0,K=0如图所示，用 74LVC161 构成的计数器的模数是A、 模 9B、 模10C、 模11Qn 1为、J=1,K=1 D(、J=1,K=0C10.用 555 定时器构成单稳态触发器，其输出脉宽为CR D0D1D2D3CETCCE 74LVC161P_PEQ0Q1Q2Q3I I I T)A、0. 7RCB、1. 1 RCC、1. 4RCD、1. 8RC1.数字系统按组成方式可分为2.逻辑函数的三种表示方法分别是3. 漏极开A1.下载可编辑.1.已知某电路的真值表如下表所示，则该电路的逻辑表达式为()A.Y CB.Y

18、 ABCABCYABCY0 0 001 0 000 0 111 0 110 1 001 1 010 1 111 1 11C.Y AB C.下载可编辑.2.3.4.5.6.7.8.D.Y BC CL AB C的对偶式为:A BCBABCCABC；在四变量卡诺图中，逻辑上不相邻的一组最小项为:m1与m3Bm4与m5与m13欲表示十进制数的十个数码,需要二进制数码的位数是在同步计数器中，各触发器状态改变时刻)A、相同不相同C、与触发器有关同步时序电路如右下图所示，当A=1 时其状态方程Qn 1为、与电平相同)AQn 10C 、Qn1Qn用 555 定时器构成单稳态触发器,A 、0.7RC、Qn 11

19、、Qn1Qn其输出脉宽为、1.1RC、1.4RC同步计数器和异步计数器比较，同步计数器的工作速度高9.10.C 、电路简单为了使 74LS138 正常工作,)A、110A、1.8RC显著优点是、触发器利用率高它的使能输入端、100某 TTL 与非门的三个输入端分别为A B、C，对 C 的处理方法哪个不正确?)A.与输入端 A 并用C.C.接逻辑“ 0”D.、不受时钟 CP 控制E3、E2和El的电平应是、1111、分析如图 6 所示的组合逻辑电路,、011现只需要用 A B 两个，C 不用，则下面与输入端 B 并用接逻辑“ 1”写出其输出函数表达式， 指出该电路执行的逻辑功能。1.下载可编辑A2A1nADY374LS138蒔51Y7奇2、由边沿 J-K 触发器组成的电路如图 7 所示，设其初态为 0。要求（1）写出驱动方程、状态 方程和输出方程；（2）列出状态表、画出状态图；（3）画出电路在 CP 脉冲作用下，Q 及 Y 端的波形。3、某汽车驾驶员培训班进行结业考试，有三名评判员，其中 A 为主评判员,B 和 C 为副评判 员，在评判时按照少数服从多数的原则通过， 但若主评判员认为合格，也可通过。试用逻辑 电路实现其逻辑功能。4、用译码器74LS138和逻辑门电路实现逻辑函数L ABC ABC AB