微机原理新课件第2章

1、第第2章章 80 x86/Pentium微处理器微处理器n2.1 80 x86/Pentium微处理器的内部结构微处理器的内部结构n2.2 微处理器的主要引脚及功能微处理器的主要引脚及功能 n2.3 系统系统总线与典型时序总线与典型时序n2.4 典型典型CPU应用系统应用系统n2.5 CPU的工作模式的工作模式n2.6 指令流水线指令流水线与高速缓存与高速缓存n2.7 64位位CPU与多核微处理器与多核微处理器 第第2章章 80 x86/Pentium微处理器微处理器u 自1978年Intel公司推出16位微处理器8086至今，微处理 器历经多次升级换代，构成了80 x86/Pentium系列

2、CPU。u 芯片集成度提高了30多倍，主频提高了100多倍，运算速 度达100MIPS，性能已到达大、中型机水平。本章重点：本章重点：8086/8088微处理器的内部结构8086/8088微处理器的主要引脚及功能 8086/8088 系统总线与典型时序典型CPU应用系统 南京航空航天大学 电子信息工程学院EU ：执行部件（8086/8088）BIU：总线接口部件（8086的不同于8088的）由两部分组成（相互独立）8086 BIU：指令队列6个字节， 外部数据总线16位。8088 BIU：指令队列4个字节， 外部数据总线8位。EU：执行指令。BIU：取指、读操作数、 写结果。大多数情况下，大多

3、数情况下，CPU取指、执指操作并行。取指、执指操作并行。提高了系统总线的使用效率，改善了系统性能。提高了系统总线的使用效率，改善了系统性能。2.1 80 x86/Pentium微处理器的内部结构2.1.1 8086/8088 CPU基本结构1. 8086/8088 CPU结构框图第第2章章 80 x86/Pentium微处理器微处理器CHDHDISPBPSI65标志标志 FR3EU控控制制系系统统运算寄存器运算寄存器ALU1 24DSSSES总线总线控制控制逻辑逻辑IPCS内部内部RegBHAHDLCLALBL地址总线地址总线20位位地址加法地址加法 数据总线数据总线外部总线外部总线指令队列指

4、令队列通用寄存器通用寄存器ALU数据总线数据总线80888086AXBXCXDX第第2章章 80 x86/Pentium微处理器微处理器（1） EU（ Execution Unit，含有ALU及部分Reg.）负责全部指令的执行；向BIU输出（地址及结果）数据；对Reg及PSW进行管理。功能 8个通用寄存器算术逻辑运算部件ALU 16 位加法器，用于对寄存器和指令操作数进行算术或逻辑运算。标志寄存器FR 9个标志位，其中6个条件标志个条件标志位用于存放结果状态。暂存寄存器EU控制系统接收从从BIU的的指令队列中取来的指令代码，译码并向 EU 内各有关部分发出时序命令信号，协调执行指令规定的操作。

5、组成AH,AL,BH,BL,CH,CL,DH,DL（8位）指针寄存器： SP，BP数据寄存器：AX，BX，CX，DX (16位)变址寄存器： SI，DI 南京航空航天大学 电子信息工程学院第第2章章 80 x86/Pentium微处理器微处理器（2）BIU（Bus Interface Unit，8086/8088同外部设备的接口部件）代码段Reg：CS 堆栈段Reg：SS 数据段Reg：DS 附加段Reg：ES 组成指令指针寄存器IP（下一条将要执行的指令在当前 代码段内的地址偏移量） 4个段寄存器指令队列Queue20位地址加法器 总线控制逻辑内部通信寄存器 功能完成所有外部总线的操作，提供

6、总线控制信号。完成所有外部总线的操作，提供总线控制信号。具体为： 取指、指令排队、读写操作数、取指、指令排队、读写操作数、总线控制、总线控制、 地址转换（将两个地址转换（将两个1616位地址相加位地址相加2020位物理地址）位物理地址）。第第2章章 80 x86/Pentium微处理器微处理器BIU使用指令队列实现流水线操作。当Queue中有2/1个或2/1个以上的字节空间，且EU未申请读写存储器，BIU顺序预取后续指令代码 Queue。第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院（3）EU的工作过程 若是运算操作：操作数 暂存器 ALU； 运算

7、结果 经“ALU总线” 相应Reg，并置FR 。 若从外设取数：EU BIU 访问MEM 或 I/O 内部通信寄存器 向“ALU数据总线” 传送数据。从BIU的指令队列中取指 译码电路分析相应控制命令 控制数据经过“ALU数据总线”的流向：第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院2. 性能及特点（1）8086/8088 CPU 主要性能字长字长： 16位 / 准16位时钟频率：时钟频率： 8086/8088标准主频为5MHz， 8086/8088-2主频为8MHz。数据数据/地址总线地址总线: 复用，外部DB宽度16bit/8bit，AB宽度

8、20bit 。最大内存容量：最大内存容量：1MB（220）基本寻址方式：基本寻址方式：8种指令系统：指令系统： 99条基本指令。可以对位/字节/字/字节串/字串/ 压缩/非压缩BCD码 等多种数据类型进行处理。端口地址：端口地址： 16bit I/O端口地址，可寻址64K个端口地址， 每个地址对应一个字节宽的I/O端口。中断功能：中断功能： 支持的中断源（内部中断和外部硬件）达256个支持单片支持单片CPU或多片或多片CPU系统工作系统工作 南京航空航天大学 电子信息工程学院第第2章章 80 x86/Pentium微处理器微处理器（2）特点 取指执指重叠并行取指取指取指取指得到数据等待执行执行

9、执行执行u 执行当前指令时预取下一条（或多条）指令，指令在指令 队列中排队（指令流水线技术指令流水线技术）； 优点：优点： 一条指令执行完成后，可以立即执行下一条指令， 减少CPU为取指令而等待的时间，提高CPU的利用率。u 通常，IP中是将要执行的下一条指令在当前代码段内的偏移地址。中是将要执行的下一条指令在当前代码段内的偏移地址。 只要是顺序顺序执行, 队列中的指令就是紧接当前指令的逻辑上逻辑上的指令。u 如果EU当前执行的是转移转移指令，则BIU清除队列，从新地址取清除队列，从新地址取 出指令立即送EU执行。再再从后续的指令序列中取指令填满队列。取指令填满队列。第第2章章 80 x86/

10、Pentium微处理器微处理器段寄存器和存储器分段u 存储器空间 20根地址线 220 = 1M Byte 00000H FFFFFH A19地地 址址A010010111001011010101972D5H由存储器中存放的信息属性，分成4种段，存放存放3类信息：类信息： 代码、代码、 数据、数据、 中间结果和断点地址。中间结果和断点地址。8086 CPU有20根地址线，16位数据线。CPU内部寄存器是16位的。 CPU内部存放地址的寄存器是16位的，只可表示16位的地址。为了能寻址1MB地址空间，8086对存储器进行分段管理：每个段最大为每个段最大为64KB（216），），最小为16B。（此

11、时最多64K个段）8086/8088率先打破微处理器只能访问率先打破微处理器只能访问64KB存储空间的限制，可寻址存储空间的限制，可寻址1MB。972D5H 12H段段972D5H=12H分段原因分段原因:第第2章章 80 x86/Pentium微处理器微处理器+物理地址物理地址=段址段址10H+偏址偏址段地址段地址 CS、DS、ES、SS 16偏址偏址 16指令地址指令地址 CS10H +IP数据地址数据地址 DS10H + EA（偏移地址也称为有效地址EA, 出现在指令中)堆栈地址堆栈地址SS10H +SP附加段地址附加段地址ES10H + EAu 4个段寄存器CS、 DS 、SS 、ES

12、u 存储单元的逻辑地址和物理地址逻辑地址逻辑地址 段地址 0000HFFFFH（由段寄存器提供（由段寄存器提供 ） 偏移地址 段内某个单元到段基地址的距离 （0000HFFFFH，由指令提供由指令提供 ）物理地址：物理地址：CPU访问存储器时, 送出的20位地址(00000HFFFFFH)分别指示存储区的段地址段地址，用来识别当前可寻址的四个段，识别当前可寻址的四个段，不可互换使用。不可互换使用。段起始地址的高16位，段起始地址又称为段基地址。第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院物理地址与逻辑地址的关系物理地址与逻辑地址的关系: 物理地址

13、物理地址=段基地址段基地址16+偏移量偏移量.20000H25F60H25F61H25F62H25F63H2000H段地址段地址逻逻辑辑地地址址段内偏移地址段内偏移地址5F62H逻辑地址与物理地址逻辑地址与物理地址 物理地址的形成物理地址的形成段地址0 0 0 03 2 1 015 0偏移地址基址加法器物理地址015019第第2章章 80 x86/Pentium微处理器微处理器表表2-1 访问存储器类型与逻辑地址来源关系访问存储器类型与逻辑地址来源关系访问存储器类型访问存储器类型约定段寄存器约定段寄存器可代换段寄存器可代换段寄存器偏移量偏移量物理地址计算式物理地址计算式取指令CSIPCS16+

14、IP堆栈操作SSSPSS16+SP访问变量DSCS，ES，,SS有效地址EADS16+EA源字符串DSCS，ES，SSSIDS16+SI目的字符串ESDIES16+DIBP用作基地址寄存器SSCS，DS，SS有效地址EASS16+EA段缺省和段替换规则（段缺省和段替换规则（CPU对段访问时应遵循这个原则对段访问时应遵循这个原则） ：段缺省：段缺省：段寄存器名不出现在指令和机器码中，由CPU对存储器 的操作性质隐含指定；搭配规则：搭配规则：段寄存器和寄存器(指针、变址)有较固定的配用关系；替换（超越）规则：替换（超越）规则：在指令之前可加上“CS”，”DS”，”SS”等前缀， 以指定的段寄存器替

15、代隐含的段寄存器。第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院段寄存器和其他寄存器组合指向存储单元示意图段寄存器和其他寄存器组合指向存储单元示意图代码段代码段数据段数据段堆栈段堆栈段CSIPDSSI, DI或或BXSSSP或或BP第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院u 存储器分段的一般规律： 可独立分开（最大不重叠16个段） 连续 重叠（部分重叠或完全重叠） 如：数据段和附加段完全重叠，堆栈段和附加段部分重叠。 因此，对一个具体的存储单元，可以属于一个逻辑段， 也可以同时属于几个逻辑段。 部

16、分管脚功能双重定义以适用多处理器第第2章章 80 x86/Pentium微处理器微处理器3. 寄存器配置控制寄存器控制寄存器8位寄存器位寄存器 IP FLAG CS DS SS ES 代码段寄存器代码段寄存器 数据段寄存器数据段寄存器 堆栈段寄存器堆栈段寄存器 附加段寄存器附加段寄存器 AH AL BH BL CH CL DH DL AX BX CX DX SP BP SI DI 累加器累加器 基地址寄存器基地址寄存器 计数器计数器 数据寄存器数据寄存器 堆栈指针寄存器堆栈指针寄存器 基地址指针寄存器基地址指针寄存器 源变址寄存器源变址寄存器 目的变址寄存器目的变址寄存器 (PC) 指令指针寄

17、存器指令指针寄存器(PSW) 状态标志寄存器状态标志寄存器 段寄存器段寄存器16位寄存器位寄存器通用寄存器通用寄存器寄存器组（寄存器组（Register Set） 南京航空航天大学 电子信息工程学院第第2章章 80 x86/Pentium微处理器微处理器用途用途：存放8位或16位操作数或中间结果， 以提高CPU的 运算速度（减少存取MEM的时间） 其中，其中，AX是是CPU使用最多的一个寄存器，功能最强。使用最多的一个寄存器，功能最强。（1）通用Reg.（分为两组：一组可用于字、字节；一组仅可用于字) 数据Reg.（AX，BX，CX，DX）特殊用法特殊用法： AX 算术运算、I/O传输的主要寄

18、存器（Accumulator） BX 计算地址时用作基址Reg. （Base） CX 计数器，循环或移位时用。（Counter） DX I/O 操作时用于保存I/O端口地址， 或字的乘除法运算时用来存放高16位。（Data）AX的作用算术逻辑运算之前保存一个操作数，之后保存结果 。CPU与 I/O、MEM交换数据所用到的最多的寄存器。第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院 指示器和变址Reg.（SP，BP，SI，DI，仅能用于字）用途用途：缩短指令代码的长度； 建立可变的地址； 寄存偏移量, 与段寄存器的内容相加以获得物理地址。说明说明：

19、SP中存放的偏移量被认为是在堆栈段中（堆栈访问)。 DI、SI中的偏移量，通常被认为是在数据段中。 BP通常用于存放当前堆栈段的一个数据区“基址”的偏移 量（这为随机访问堆栈提供了手段），BP也可用于 通用Reg.。SP 堆栈指针BP 基地址指针SI 源变址寄存器DI 目的变址寄存器指针寄存器变址寄存器第第2章章 80 x86/Pentium微处理器微处理器通用寄存器的特殊用法通用寄存器的特殊用法(默认用法默认用法)寄存器寄存器特特 殊殊 用用 法法AX，AL乘法/除法指令，作累加器；I/O操作时，作数据寄存器AH在LAHF指令中用作目的寄存器(AH标志)AL在BCD码及ASCII码运算指令中

20、作为累加器；在XLAT指令中作为累加器（ALALBX)BX在间接寻址中作为基址寄存器CX在循环程序中，作循环次数计数器CL在移位和循环移位指令中，作为移位位数和循环移位次数的计数寄存器DXI/O指令间接寻址时，作为地址寄存器；在乘法指令中作为辅助累加器（当乘积或被除数为32位时，存放高16位数）BP在间接寻址中，作为基址寄存器SP在堆栈操作中，作为堆栈指针SI间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为源变址寄存器DI在间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为目的变址寄存器第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学

21、院（2）段Reg.（CS，DS，SS，ES）程序运行过程中，IP中总是包含着将要执行的下一条指令在当前代码段内的偏移地址。或称：IP和CS一起指向下一条指令的物理地址。 物理地址物理地址=CS 16IP CS+IP，为下一条指令的地址。DS+指令中的偏移量，为数据段内的某单元地址。SS+SP，为堆栈段内的某单元地址。ES+指令中的偏移量，为附加段内的某单元地址。（3）指令指针IP （用来存储代码段中的偏移地址）用户不能通过MOV指令直接修改IP的内容，但转移、调用等指令可引起它的改变。第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院（4）标志寄存器F

22、R CFPFAFZFSFTFIFDFOFu 反映指令对数据作用之后，结果的状态（不是结果本身）。 这些状态将控制后续指令的执行；u 有些运算操作将影响全部状态标志，如加法、减法运算；u 有些操作影响部分状态标志，如移位操作；u 有些指令的操作不影响任何状态标志，如数据传送指令。用途：用途：存放ALU运算结果的特征标志。 这些标志可作为条件，用于判断是否控制程序转移。第第2章章 80 x86/Pentium微处理器微处理器进位标志进位标志CF(Carry Flag)：当结果的最高位(D15 或D7)产生一个进位或借位, 则CF=1，否则CF=0。溢出标志溢出标志OF(Overflow Flag)

23、: 当带符号数的运算结果超出2n-1 2n-11 时，溢出，OF=1，否则OF=0。 符号标志符号标志SF(Sign Flag): 结果的最高位(D15 或D7)为1，则SF=1，否则 SF=0. 零标志零标志ZF(Zero Flag)： 若运算的结果为0，则ZF=1，否则ZF=0。奇偶标志奇偶标志PF(Parity Flag): 若运算结果的低8位中1的个数为偶数，则 PF=1，否则，PF=0。辅助进位标志辅助进位标志AF(Auxiliary Flag)：在进行8位或16位数运算时，由低4位向 高4位(D3向D4)有进位或借位，则AF=1，否则AF=0.状状态态标标志志控控制制标标志志方向标

24、志方向标志DF(Direction Flag)： DF=1 ，串操作时地址自动减量； DF=0，串操作时地址自动增量。中断允许标志中断允许标志IF(Interrupt Enable Flag)：IF=1，允许CPU接收外部中断 请求，IF=0，屏蔽外部中断请求。追踪标志追踪标志TF(Trace Flag)： TF=1，使处理进入单步方式，以便于调试。CFPFAFZFSFTFIFDFOF第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院例1：执行2345H3219H，分析对FR的影响。1 10 00 00 01 11 10 01 10 00 00 01

25、10 01 10 00 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1+ +0 01 11 11 11 10 01 10 01 10 01 10 01 10 01 10 0标志： 运算结果最高位为0 SF=0 运算结果本身0 ZF=0 低8位中1的个数为奇数个 PF=0 最高位没有进位 CF=0 D3位向D4位无进位 AF=0 次高位向最高位没有进位 ，最高位向前没有进位 OF=0第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院例2：执行2345H3219H，分析对FR的影响。1 10 00 00

26、01 11 10 01 10 00 00 01 10 01 10 00 01 11 10 00 01 11 10 01 11 11 11 10 00 01 11 11 1+ +0 00 01 11 10 01 10 00 01 10 00 00 01 11 11 11 1标志： 运算结果最高位为1 SF=1 运算结果本身0 ZF=0 低8位中1的个数为奇数个 PF=0 最高位没有进位（无进位，有借位） CF=1 D3位向D4位无进位（无进位，有借位 ） AF=1 次高位向最高位没有进位 ，最高位向前没有进位 OF=0F12CH 补补 = -0ED4H第第2章章 80 x86/Pentium微处

27、理器微处理器 南京航空航天大学 电子信息工程学院2.2 微处理器的主要引脚及功能2.2.1 8086/8088 CPU引脚功能u 8086/8088 CPU内部设置了若干多路开关，使某些引脚具有多种功能（解决功能强与引脚少的矛盾）。u 引脚功能的转换分两种情况 分时复用分时复用：在不同时钟周期内其功能不同； 工作模式不同引脚功能不同工作模式不同引脚功能不同：同一引脚在单CPU（最小模式）和多CPU（最大模式）下，加接不同信号。8086/8088 均为均为40PIN 、双列直插式、双列直插式(DIP)封装的芯片。封装的芯片。 地址/数据线20根 控制和状态线16根 定时信号线1根 电源和地线3根

28、40PIN按功能分：每个信号方向（单、双）电平（三态、二态）第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院12345678910VccAD15A16/S3A17/S4A18/S5GNDA14A13A12A114039383736A19/S6SS0MN/MXRDHOLD (RQ/GT0)A10A9A8AD7AD6HLDA (RQ/GT1)WR (LOCK)IO/M (S2)DT/R (S1)DEN (S0)AD5AD4AD3AD2AD1ALE (QS0)INTA (QS1)TESTREADYRESETAD0NMIINTRCLKGND353433323

29、130292827261112131415252423222116171819208088最小模式最小模式： 系统中只有1个微处理器，系统中的所有总线控制信号都直接由8086/8088产生（整个系统中的控制线路最简单）。最大模式：最大模式： 系统中含有两个或两个以上微处理器，其中8086/8088为主处理器，其它是协处理器。如：数值运算协处理器8087 输入输出协处理器8089。引脚引脚33 MN/MX决定工作模式决定工作模式: 接+5V, 最小模式； 接地，最大模式(括号内引脚)第第2章章 80 x86/Pentium微处理器微处理器补补 充充时钟周期 CPU的基本时间计量单位，由CPU的主

30、频决定。 例：主频5MHz，则T=200ns 一个指令周期由若干个机器周期构成。一个指令周期由若干个机器周期构成。在在8086/8088 中，机器周期称为总线周期。中，机器周期称为总线周期。一个基本总线周期由基本总线周期由4个时钟周期个时钟周期 T 构成构成，称为T1、T2、T3和T4。T1：CPU经多路复用总线发地址信息，指出寻址单元或端口地址。T2：CPU从总线上撤消地址，成浮空状态（16位），而A19A16 用来输出本总线周期状态信息。 T3：连续提供状态信息，传送数据。T4：结束状态。指令周期 一条指令从取出到执行完毕所持续的时间。机器周期 CPU完成某个独立操作所需要的时间。 （取指

31、，存储器读、写，I/O读写）第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院AD7AD0：地址/数据总线，双向、三态。 分时复用。 在DMA方式时，这些引脚成浮空浮空状态。 这些地址在整个总线周期内保持有效(即输出稳定8位地址)。 DMA方式时，这些引脚成浮空浮空。 8088 CPU引脚功能引脚功能12345678910VccAD15A16/S3A17/S4A18/S5GNDA14A13A12A114039383736A19/S6SS0MN/MXRDHOLD (RQ/GT0)A10A9A8AD7AD6HLDA (RQ/GT1)WR (LOCK)IO/

32、M (S2)DT/R (S1)DEN (S0)AD5AD4AD3AD2AD1ALE (QS0)INTA (QS1)TESTREADYRESETAD0NMIINTRCLKGND353433323130292827261112131415252423222116171819208088 之后，经转换开关数据总线D7D0，传送数据，直到总线周期结束。 在每个总线周期T1，作地址总线低8位A7A0，用于寻址MEM或I/O端口。 A8A15：地址总线，输出、三态。第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院DMA(Direct Memory Access)

33、方式方式CPU让出总线（悬浮状态），使外部设备和存储器之间直接传送（不通过CPU）数据的方式。u 通常在如下的情况使用： 外设与存储器之间有大量的数据需要传送。 外设的工作速度很快。 MEM CPU I/O DMA补补 充充第第2章章 80 x86/Pentium微处理器微处理器地址线地址线A19A0，1M内存；地址线内存；地址线A15A0，64K个端口地址。个端口地址。A19/S6A16/S3：地址/状态线，输出、三态。分时复用。DMA方式时，这些引脚成浮空浮空。 在T1状态，若访问MEM，作地址总线高4位。 若访问I/O口，全为低电平（I/O端口只用16位地址)。在T2T4期间，输出状态信

34、息： S6总是低电平，表示CPU连在总线上；S5是可屏蔽中断允许标志； S4和S3表示当前访问存储器所用的段寄存器， S4和S3编码与段寄存器对应关系如表所示。S4 S3性性 能能对应段寄存器对应段寄存器0 0数据交换使用附加段寄存器ES0 1堆栈操作使用堆栈段寄存器SS1 0代 码使用代码段寄存器CS1 1数 据使用数据段寄存器DS第第2章章 80 x86/Pentium微处理器微处理器ALE：地址锁存允许信号，输出，高电平有效。CPU在每条指令的最后一个时钟周期对INTR采样： 若INTR引脚信号为高电平，同时CPU内部IF=1时，CPU就进入了中断响应进入了中断响应周期。 若IF=0，即

35、使有INTR引脚信号为高，CPU对此中断请求不予理睬。因此可以通过软件的方法使IF=0，以达到屏蔽屏蔽中断请求INTR的目的。INTR：可屏蔽中断请求，输入、高电平有效。 地址锁存进锁存器(8282/8283，74LS373)的锁存控制信号。 在T1期间，ALE高电平，其下跳沿将使地址锁存入锁存器。 在DMA方式中，ALE不能浮空。入口地址中断服务程序断点u CPU响应中断时，暂停正在执行的主程序，由中断源提供的中断类型码从中断向量表中找到相应中断服务程序的入口地址，转去执行中断服务程序。u 中断结束后，再返回断点继续执行主程序。第第2章章 80 x86/Pentium微处理器微处理器 南京航

36、空航天大学 电子信息工程学院INTA：中断响应信号，输出，低电平有效。 NMI：非屏蔽中断请求，输入，上升沿有效。CLK：时钟信号，输入。 NMI 不能用软件进行屏蔽。 只要该引脚上出现一个从低到高的电脉冲，CPU在当前指令结束后立刻进入中断响应。NMI的中断类型码为2，其服务程序入口地址在中断向量表的08H/09H（IP）和0AH/0BH（CS）单元中。可屏蔽中断可屏蔽中断INTR与非屏蔽中断与非屏蔽中断NMI属于系统的外部（硬件）中断属于系统的外部（硬件）中断CPU响应外部中断后，会发应答信号给请求中断的设备。为CPU和总线控制器提供定时基准。占空比0.33（1/3周期高电平，2/3周期低

37、电平）。 第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院RESET：复位信号，输入，高电平有效。 RESET信号宽度至少保持4个时钟周期。 复位时CPU各寄存器的状态见表2-7。 可见，CSFFFFH，IP0000H， READY：准备好信号，输入, 高电平有效。 当被访问的部件可以完成数据传送时，READY为高电平高电平，CPU继续运行。 复位后，CPU从FFFF0H单元开始执行。通常在FFFF0HFFFFFH这16个单元中存放转移指令。复位后复位后CPU内部内部内内 容容标志位清除指令指针(IP)0000HCS寄存器FFFFHDS寄存器0000

38、HSS寄存器0000HES 寄存器0000H指令队列空是被访问的MEM和I/O设备数据准备好数据准备好发回来的应答信号。 当被访问部件无法在CPU规定的时间内完成数据传送时，应使READY信号处于低电平低电平，这时CPU进入等待状态，插入一个或几个等待周期TW来延长总线周期。 当执行WAIT指令时，CPU对TEST进行监视（每隔5个T采样一次，若TEST为高，就使CPU重复执行WAIT指令而处于等待状态。若TEST为低，CPU则脱离等待状态，继续执行下一条指令。（常用常用于多于多CPU系统系统） 第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院 DT

39、/R：数据发送/接收控制，输出，三态。 TEST：测试信号，输入，低电平有效。 DEN：数据允许，输出，三态，低电平有效。 在单CPU系统中，DEN作为数据总线双向驱动器的选通信号。 在每个MEM或I/O访问周期以及中断响应周期，DEN为低电平。 DMA方式时，它处于浮空浮空状态。 在单CPU系统中，用DT/R来控制数据总线双向驱动器的数据传送方向: DT/R=1时，CPU发送数据; DT/R=0时，CPU接收数据。 第第2章章 80 x86/Pentium微处理器微处理器 IO/M：外设/内存访问控制，输出，三态。 输出高电平时，表示总线周期为I/O访问周期； 输出低电平时，表示总线周期为M

40、EM访问周期。 DMA工作方式时，它为浮空状态。 WR：写信号，输出，三态，低电平有效。 WR信号有效时，表示CPU正做写MEM（或I/O口）的操作： 由IO/M的状态决定是写MEM（IO/M=0)； 还是写入I/O（IO/M=1) 。 DMA方式时，它处于浮空状态。RD：读信号，输出，三态，低电平有效。 RD信号有效时，由IO/M决定是对I/O读（IO/M=1）； 还是对MEM（IO/M=0）读。 IO/M、 WR 、RD决定了决定了CPU访问访问MEM或或I/O的方式的方式DT/R在写在写WR或读或读RD时电平不同时电平不同第第2章章 80 x86/Pentium微处理器微处理器HOLD：

41、保持请求信号，输入，高电平有效。 当DMA操作或外部处理器要求通过总线传送数据时， HOLD信号为高，表示外界请求主CPU让出对总线的控制权。 HLDA：保持响应信号，输出，高电平有效。 当CPU同意让出总线控制权时，输出HLDA高电平信号，通知外界可以使用总线。同时，现有主CPU所有具“三态”的线，都进入浮空状态； 当HOLD变为低电平时，主CPU也把HLDA变为低电平，此时它又重新获得总线控制权。HOLDHLDA MEM CPU I/O DMA第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院SS0：状态信号，输出，三态。 用在单CPU系统中，与I

42、O/M、DT/R一起表示当前的系统总线周期状态，如表2-8所示。 在多在多CPU系统下，系统下，SS0总是输出高电平。总是输出高电平。IO/MDT/RSS0操作111100000011001101010101中断响应读IO/口写I/O口暂停取指令读存储器写存贮器无效第第2章章 80 x86/Pentium微处理器微处理器 MN/MX：单CPU/多CPU方式控制，输入。当MN/MX=1（接VCC）时，单CPU模式(最小模式) ，8088的2431引脚功能如上面所述如上面所述；若MN/MX=0（接GND），多CPU模式(最大模式)，8088的2431引脚定义如图2-38(b)括号内所示。 以下介绍

43、多以下介绍多CPU模式（最大模式）下引脚的功能模式（最大模式）下引脚的功能（PC机为多机为多CPU模式）模式） S2、S1、S0：总线周期状态标志，输出、三态，低电平有效。多CPU模式下，它们的不同组合，表示CPU总线周期的状态。 此组信号 8288总线控制器，8288利用它们的不同组合，产生访问MEM或I/O的控制信号或中断响应信号。S2S1S0操作类型000011110011001101010101中断响应读I/O口写I/O口暂停取指令操作码读存储器写存储器无效状态第第2章章 80 x86/Pentium微处理器微处理器LOCK：封锁信号，输出，三态，低电平有效。RQ/GT0：请求/允许控

44、制信号，双向、三态、低电平有效。 RQ/GT1 供外部主控设备(如协处理器)用来请求总线控制权。由外部主控设备向8088输入请求总线控制权的信号(HOLD)，若8088可以让出控制权，则在同一条线上输出允许使用总线的回答信号(HLDA)。 RQ/GT0的优先权 RQ/GT1的优先权 。 QS1、QS0：指令队列状态，输出，高电平有效。 用来封锁外部主控设备的请求。当LOCK信号为低时，外部主控设备不能占用总线。 这个信号配合指令来实现。若某条指令加上前缀 LOCK，则CPU执行这条指令时，LOCK引脚为低，并保持 到指令结束。QS1和QS0的编码反映了CPU内部当前的指令队列状态，以便外部主控

45、设备对8088进行跟踪。见P60 表2-10。 南京航空航天大学 电子信息工程学院第第2章章 80 x86/Pentium微处理器微处理器8086 CPU引脚功能引脚功能与与8088引脚功能的区别：引脚功能的区别：（1） 8086：16条地址/数据复用 AD15AD0 8088：只有AD7AD0 （2）8086的PIN34：BHE/S7 8088中为 SS0 PIN34 高高8位数据总线位数据总线的 允许允许/状态信息状态信息 复用引脚。对对8086u 用BHE作为访问存储器高字节(高高8位位)的选通信号；u 用A0作为访问存储器低字节(低低8位位)的选通信号。第第2章章 80 x86/Pen

46、tium微处理器微处理器 BHE、 A0组合编码与数据总线传送数据的关系如下：组合编码与数据总线传送数据的关系如下：BHE A0数据传送状态数据传送状态 0 0 传送16位 D15D0 0 1 传送高8位 D15D8 1 0 传送低8位 D7D0 1 1 无操作（3）8086的PIN28为M/IO，存贮器/输入输出信号，输出、三态。 当M/IO=1时，表示访问存贮器。 当M/IO=0时，表示访问I/O端口。 它和它和8088的的PIN28（IO/M）意义正好相反。）意义正好相反。 T1时，CPU输出BHE有效（低电平）信息； T2、T3、TW和T4期间，CPU输出S7状态信息。S7低电平有效。

47、 DMA工作方式，它为浮空状态。 南京航空航天大学 电子信息工程学院第第2章章 80 x86/Pentium微处理器微处理器2.3 系统总线与典型时序处理器子系统处理器子系统DB数据总线数据总线CB控制总线控制总线I/O接口接口I/O接口接口存储器存储器存储器存储器AB地址总线地址总线 南京航空航天大学 电子信息工程学院第第2章章 80 x86/Pentium微处理器微处理器2.3.1 CPU系统总线及其操作本质上都是通过总线进行信息交换，这些操作统称为总线操作。本质上都是通过总线进行信息交换，这些操作统称为总线操作。 取指令 将数据写入存储器 从存储器读出数据 将数据写入输出端口 从输入端口

48、读入数据 DMA访问操作 等。微机系统中的各种操作 总线请求和仲裁（模块对总线的使用权) 寻址阶段（取得使用权的模块发出要访问 对象的地址） 数据传输阶段（完成模块间的数据交换） 结束阶段（模块的有关信息从系统总线上 撤除，让出总线）完整的总线操作周期包括4个阶段u 总线操作周期：系统中模块间完成一次信息交换的时间片。（数据传输周期数据传输周期） 第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院2.3.2 基本总线操作时序u 对于只有一个主模块的单对于只有一个主模块的单CPU系统系统，总线始终归它所有，不存 在总线的请求、分配和撤除等。u 8086/

49、8088 系统系统总线操作周期只需要寻址和传输数据两个阶段。 8086/8088 CPU的操作都是在系统时钟的操作都是在系统时钟CLK控制下严格定时的控制下严格定时的 1. 微处理器时序的概念 CPU执行指令时送出一系列的控制信号，这些控制信号在时控制信号在时 间上的关系称为间上的关系称为CPU时序时序。从时序角度考虑，CPU的执行工作可分作三种类型的周期（1）时钟周期(Clock Cycle) 时钟周期又称为T状态，是CPU动作处理的最小时间单位。u 时钟周期值的大小由系统时钟（晶振频率）来确定，时钟周期值的大小由系统时钟（晶振频率）来确定，T=1/f 南京航空航天大学 电子信息工程学院第第

50、2章章 80 x86/Pentium微处理器微处理器（2）总线周期（Bus Cycle, 由若干时钟周期组成, 也称机器周期)u 8086/8088的一个基本总线周期由的一个基本总线周期由4个个T（时钟周期）构成。（时钟周期）构成。指CPU对MEM或I/O端口完成一次读或写所需要的时间。（3）指令周期（Instruction Cycle） 指令周期反映了执行一条指令所需要的时间。u 一个指令周期通常由若干个总线周期构成。一个指令周期通常由若干个总线周期构成。T1：CPU从地址/数据线上送出地址。T2：地址撤消。若是CPU读：地址/数据线是高阻； 若是CPU写：地址/数据线是数据。T3：数据稳定

51、在总线上, 在T3与T4交界处采样数据, 进入T4状态。T4：结束状态。不同指令的执行时间不同，即周期长短不一样。简单指令只需要一个总线周期，复杂指令就需要较多的 总线周期。第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院2. 8086/8088基本总线操作时序（1）8086存储器/IO读周期时序8086存储器读存储器读周期时序第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院8086存储器存储器/IO读读周期时序第第2章章 80 x86/Pentium微处理器微处理器T1状态状态 M/IO信号确定CPU是要

52、从MEM还是I/O端口读数据且一直保持 到本总线周期结束。 CPU在T1通过地址线输出地址，这些地址值要保持到T2状态。 地址值必须锁存，锁存信号用ALE。 BHE信号也要锁存。 DT/R输出为低电平，表示本总线周期的数据总线方向是由外向 CPU内传送数据。 T2状态状态 在T2状态，地址信号消失，AD15AD0进入高阻状态，为数据读 入作准备；A19/S6A16/S3及BHE/S7引脚输出状态信号S7S3。 RD输出低电平信号表示读操作，数据送往数据总线。 DEN信号也在T2状态变低，表示数据允许。 南京航空航天大学 电子信息工程学院第第2章章 80 x86/Pentium微处理器微处理器

53、南京航空航天大学 电子信息工程学院 TW状态状态 当系统中采用的MEM或I/O接口速度较慢，不能用基本总线周期 执行读操作时，系统就要根据READY信号进行采样。 如果READY为高电平，则下一个状态为正常的T4状态； 如果READY为低电平，表示数据还未有效，则下一个 为插入的TW状态，在TW状态的前沿继续采样READY信号， 以决定是否还要插入等待状态TW。 T4状态状态 在T4状态和前一个状态交界的下降沿处，CPU对数据总线进行采 样，从而获得数据。 T3状态状态 在T3状态，来自MEM或I/O的数据被送到数据总线，CPU在T3状态 结束时读取数据总线上的数据。第第2章章 80 x86/

54、Pentium微处理器微处理器（2）8086存储器/IO写周期时序（3）8088访问存贮器/IO时序基本上同基本上同8086, 不同之处不同之处地址/数据复用线8根AD7AD0;没有BHE信号;访问存储器与IO的控制信号是IO/M 。第第2章章 80 x86/Pentium微处理器微处理器2.3.3 特殊总线操作时序1. 中断响应周期中断类型码中断类型码 INTACLKAD7AD0T1T2T3T4第第 一一 个个中断响应周期中断响应周期T1T2T3T4第第 二二 个个中断响应周期中断响应周期 第一个周期：送INTA， 表示响应中断, 外设取消INTR信号用。 第二个周期：又送INTA，通知外设

55、送中断类型码到数据线上，以 便CPU取得该中断服务程序入口地址, 转入中断服务。则，CPU在执行完当前指令后响应中断，进入中断响应。这包含两个中断响应周期：INTR 脚为高电平IF=1当第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院2. 8086/8088等待（WAIT）状态时序CPU不与MEM或I/O之间传送数据时，则不执行总线周期，BIU不和总线打交道，此时进入总线空闲周期T。总线空闲周期，是CPU总线空操作，BIU对EU的等待。 T1 T2 T3 Tw T4CLKREADY在任何时刻，当CPU检测到READY引脚为低电，则在T3T4之间插入等

56、待周期Tw，直至READY为高。 3. 总线空闲周期第第2章章 80 x86/Pentium微处理器微处理器2.4 典型CPU应用系统时钟电路、地址锁存器、总线驱动器、存贮器、I/O接口及基本外围设备CPU 完整的微机系统完整的微机系统支持芯片2.4.1 8086/8088支持芯片1. 8284时钟发生器是Intel公司为8086/8088系统配套设计的单片时钟发生器向CPU提供 CLK、READY、RESET向外部设备提供 OSC 、 PCLK 信号第第2章章 80 x86/Pentium微处理器微处理器2. 8282/8283 8位三态输出锁存器u 对于地址/数据线复用的芯片，电路设计时应

57、该有将地址与数据分离的手段。OE：输出允许，低电平有效。 在系统中，OE接地，保 证总是允许输出。STB：输入选通信号, 高电平有效。u 8282锁存器用于系统中，在ALE的下跳变启动锁存地址码。功能同74LS373 STB1，输出DO7DO0随输入 DI7DI0而变，起传输作用；STB由1变到0时，将输入数据锁存。第第2章章 80 x86/Pentium微处理器微处理器3. 8286/8287(反相)8位并行双向总线驱动器功能同74系列的244/245芯片。 1 A B（发送）T= 0 B A（接收） 1 高阻OE= 0 允许输出T：传输方向控制，输入。OE：允许输出，输入。u 增强数据总线

58、的带负载能力；u 在CPU与访问对象之间做隔离。第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院4. 8288总线控制器u CPU在最大模式(PIN33=0)时，不能直接提供总线控制信号。u 8288总线控制器专门为此而设计。u CPU的S2、S1、S0与8288状态信号连接，译码产生各种总 线信号，使多个CPU接在同一组系统总线上。8288的组成：的组成：状态译码器；命令信号发生器；控制信号发生器；控制逻辑。典型信号：典型信号：正常的MEM/IO读写超前的MEM/IO写 DEN是高电平有效第第2章章 80 x86/Pentium微处理器微处理器u

59、8086多CPU系统存贮器/IO 读时序补补 充充第第2章章 80 x86/Pentium微处理器微处理器u 8086多CPU系统存贮器/IO 写时序u 8088多CPU系统存贮器/IO 读写时序 仅AD7AD0复用 无BHE与与8086不同之处不同之处超前的超前的MEM/IO写信号写信号第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院2.4.2 8086/8088单CPU（最小模式）系统1. 8088单CPU系统8086/8088 CPU工作在最小模式时，引脚直接提供总线信号工作在最小模式时，引脚直接提供总线信号常用方式系统设计时，系统设计时，80

60、88引脚与总线连接关系必须遵循以下原则：引脚与总线连接关系必须遵循以下原则：（1）MN/MX引脚接高电平；（2）IO/M、RD、WR 和INTA引脚直接接在存储器和I/O端口 的相应控制线上；（3）地址线、地址/数据线接到锁存器上(CPU的ALESTB)；（4）数据线有两种接法： 直接接到数据总线上 经数据总线驱动器接到数据总线上（DEN、DT/R） （5）由8284时钟发生器提供CPU的CLK时钟。第第2章章 80 x86/Pentium微处理器微处理器 南京航空航天大学 电子信息工程学院图图2-55 8088单单CPU（最小模式）系统结构（最小模式）系统结构 注意注意：RD + IO/M