DSPTMS320F240芯片引脚与功能

1、DSPH二次大作业一、详细描述F240,F2812芯片引脚的符号与功能。1、TMS320F240芯片弓|脚与功能TMS320F240为TI公司所出品的定点式数字信号处理器芯片，具有强大的外围(64kI/Ospace10bitA/DConverter、DigitalI/Operipheral),芯片内部采用了加强型哈佛架构(EnhancedHarvardArchitecture),由三个平行处理的总线一程序地址总线(PAB)、数据读出地址总线(DRAB)及数据写入地址总线(DWAB),使其能进入多个内存空间。由于总线之操作各自独立，因此可同时进入程序及数据存储器空间，而两内存间的数据亦可互相交换

2、，使得其具有快速的运算速度，几乎所有的指令皆可在50ns周期时间内执行完毕，内部的程控以管线式的方式操作(Pipelineoperation),且使用内存映像的方式，使其整体的效能可达到20MIPS,因此非常适用于实时运转控制，而对于速度较慢的外围亦提供了wait-states的功能。SN0OV 一 占：/j sax 1*, 肾二 用二二 士 ：二5芋山I 税-,厂HdwmmLl-n-<J 去BL二上 一二：(£ 巨理工 门日二 QerHE 罡'TOT £ wjyHM CtE CRMnxIT FRMTniCEPMDHFFN 0 Kjl- “防IPOCGA i6

3、 TDWJ呻 fDia ( 1 JIFWM'T IUW-.JU£M cm tTSTvwwrnGkMflurflm kv-ffcpca 013 EAWI J. MJ %j3WN» ( 013 l nrT i.'japjia DU ( OHXDJiW C UCRKD .,£>>上1 C cm fJB皇区彳 7一 b_B.riuz4uI 工 £J名岁j 3«>1 £一£1j匐右；mudJ戏j登J 盘&rKIAd j fihu.df J sI B>I 3*j号ENSf f L r31

4、皓b>>ld 一善w*I Qs> w其引脚及功能如下所示:引脚号符号功能引脚1亚白£写启用，设备的卜降沿是推动外部数据总线(D15-D0)。数据可以通过外部设备锁住我们的前沿引脚2DVDD数字I/O逻辑电源电压引脚3Vss数字逻辑接地参考引脚4R/W读/写彳亘号R/W表不在沟通外部设备传输方向。它通常以读模式(高，除非低水平断言执行写操作引脚5BR非总线请求引脚6STRBE闸门选通脉冲。STRB总、是高除非断言低表明外部总线周期。这是放置在高阻抗状态重置,断电，引脚7CVDD数字核心逻辑电源电压引脚8CVSS数字核心逻辑接地参考引脚9D0并行数据总线D0(LSB)至

5、D15(MSB引脚10D1并行数据总线D0(LSB)至D15(MSB引脚11D2并行数据总线D0(LSB)至D15(MSB引脚12D3并行数据总线D0(LSB)至D15(MSB引脚13DVDD数字I/O逻辑电源电压引脚14VSS数字逻辑接地参考引脚15D4并行数据总线D0(LSB)至D15(MSB引脚16D5并行数据总线D0(LSB)至D15(MSB引脚17D6并行数据总线D0(LSB)至D15(MSB引脚18D7并行数据总线D0(LSB)至D15(MSB引脚19D8并行数据总线D0(LSB)至D15(MSB引脚20VSS数字逻辑接地参考引脚21DVDD数字I/O逻辑电源电压引脚22D9并行数

6、据总线D0(LSB)至D15(MSB引脚23D10并行数据总线D0(LSB)至D15(MSB引脚24D11并行数据总线D0(LSB)至D15(MSB引脚25D12并行数据总线D0(LSB)至D15(MSB引脚26D13并行数据总线D0(LSB)至D15(MSB引脚27D14并行数据总线D0(LSB)至D15(MSB引脚28D15并行数据总线D0(LSB)至D15(MSB引脚29VSS数字逻辑接地参考引脚30TCKIEEE标准测试时钟引脚31TDIIEEE标准测试数据输入(TDI)引脚32TRST非IEEE标准测试复位引脚33TMSIEEE标准测试模式选择引脚34TDOIEEE标准测试数据输出(

7、TDO引脚35RS非复位输入引脚36READY数据准备引脚37MP/MCMP/MC(微处理器/微计算机)选择引脚38EMU0仿真器0针。引脚39EMU1/OFF仿真器引脚1/禁止所有输出引脚40NMI不用屏敝中断引脚41PORESETF上电复位接通电源的重置。PORESETI致TMS320F24徽止执行和集电月百=0。当PORESE#到一个高水平，执行程序内存的位置0开始。PORESE影响（或为零）相同的寄存器和状态位RS另外,PORESETU始化锁相环控制寄存器。引脚42RESERVED预留测试。引脚43SCIRXD/IOSCI异步串口接收数据引脚44SCITXD/IOSCI异步串口发送数据

8、引脚45SPISIMO/IOSPI从机输入，主机输出，或通用双向I/O引脚46VSS数字逻辑接地参考引脚47DVDD数字I/O逻辑电源电压引脚48SPISOMI/IOSPI从机输出，主机输入，或通用双向I/O引脚49SPICLK/IOSPI时钟，或通用双向I/O引脚50WDDISFlash的编程电压电源引脚51SPISTE/IOSPI总线使能控制端/普通IO口引脚52非PDPINT中断屏敝控制端口引脚53XINT1外部中断2输入引脚54XINT2/IO外部中断2输入/普通IO口引脚55XINT3/IO外部中断3输入/普通IO口引脚56OSCBYP晶振控制端引脚57XTAL2晶振输入端2引脚58

9、XTAL1/CLKIN晶振输入端2引脚59VSS电源地引脚60CVDD逻辑电源引脚61Vss电源地引脚62DVdd逻辑电源地引脚63ADCSOC/IOPC0ADC的外部转换输入端/普通的IO口输入输出端引脚64CLKOUT/IOPC1时钟输出端/双向数字IO口引脚65XF/IOPC2XF信号在多处理其他处理器配置或作升-个通用的输出端/普通IO口引脚66（非BIO）/IOPC3双向数字I/O/个针是配置作为branch-control输入所有设备重置引脚67CAP1/QEP1/IOPC4捕获1/QEP1的输入/普通IO口输入输出端引脚68CAP2/QEP2/IOPC5捕获2/QEP2的输入/普

10、通IO口输入输出端引脚69CAP3/IOPC6捕获3/普通IO口输入输出端引脚70CAP4/IOPC7捕获4/普通IO口输入输出端引脚71Vss电源地引脚72ADCIN0/IOPA0普通的IO口数据输入输出端/ADC1的模拟输入端引脚73ADCIN1/IOPA1普通的IO口数据输入输出端/ADC1的模拟输入端引脚74ADCIN2ADC1的模拟输入引脚75ADCIN3ADC1的模拟输入引脚76ADCIN4ADC1的模拟输入引脚77ADCIN5ADC1的模拟输入引脚78ADCIN6ADC1的模拟输入引脚79ADCIN7ADC1的模拟输入引脚80ADCIN15ADC2的模拟输入引脚81ADCIN14

11、ADC2的模拟输入引脚82ADCIN13ADC2的模拟输入引脚83ADCIN12ADC2的模拟输入引脚84VccA模拟电源引脚85VREFHIADC俞入参考电压高电位引脚86VREFLOADC俞入参考电压低电位引脚87VssA模拟电源地引脚88ADCIN11ADC俞入端口引脚89ADCIN10ADC俞入端口引脚90ADCIN9/IOPA2ADC俞入端口/普通IO口引脚91ADCIN8/IOPA3ADC俞入端口/普通IO口引脚92Vss模拟电源地引脚93DVDD数字电源引脚94PWM1/CMP1PWMt出/输出捕获由比较/PWM和完整的行动控制寄存器（ACTR）。招行CMP1-CMP6高阻抗状态

12、时揭露PDPINT活性低,当复位（RS）断言。引脚95PWM2/CMP2PW喻出/输出捕获引脚96PWM3/CMP3PW喻出/输出捕获引脚97PWM4/CMP4PW喻出/输出捕获引脚98PWM5/CMP5PW喻出/输出捕获引脚99PWM6/CMP6PW喻出/输出捕获引脚100PWM7/CMP7/IOPB0PWMt出/输出捕获/普通IO口输出引脚101PWM8/CMP8/IOPB1PWMt出/输出捕获/普通IO口输出引脚102PWM9/CMP9/IOPB2PwMt出/输出捕获/普通io口输出引脚103DVDD数字电源引脚104VSS模拟电源地引脚105T1PWM/T1CMP/IOPB3定时器PW

13、喻出/定时器输出捕获/普通IO口定时器1比较输出。T1PWM/T1CMPIOPB3去高阻抗状态时揭露PDPINT活性低。这个针是配置为数字输入所有设备重置。引脚106T2PWM/T2CMP/IOPB4定时器PW喻出/定时器输出捕获/普通IO口定时器2比较输出。T2PWM/T1CMPIOPB4去高阻抗状态时揭露PDPINT活性低。这个针是配置为数字输入所有设备重置。引脚107T3PWM/T3CMP/IOPB5定时器PW喻出/定时器输出捕获/普通IO口定时器3比较输出。T3PWM/T1CMPIOPB5去高阻抗状态时揭露PDPINT活性低。这个针是配置为数字输入所有设备重置。引脚108TMRDIR/

14、IOPB6定时器计数方向/普通iO口计时器的方向信号。Up-counting方向如果TMRDIR/IOPB6低,down-counting方向如果这销很局。这个针是配置为数字输入所有设备重置引脚109TMRCLK/IOPB7定时器时钟/普通IO口引脚110A0地址总线/普通IO口引脚111A1地址总线/普通IO口引脚112A2地址总线/普通IO口引脚113VSS模拟电源地引脚114A3地址总线/普通IO口引脚115A4地址总线/普通IO口引脚116A5地址总线/普通IO口管脚117A6平行地址总线A6。管脚118A7平行地址总线A7。管脚119A8平行地址总线A8。管脚120VSS数字逻辑参考

15、地。管脚121DVDD数字I/O供电源。管脚122A9平行地址总线A9。管脚123A10平行地址总线A10。管脚124A11平行地址总线A11。管脚125A12平行地址总线A12。管脚126A13平行地址总线A13。管脚127A14平行地址总线A14。管脚128A15平行地址总线A15。管脚129DS非数据选择信号。管脚130ISI/O空间选择信号。管脚131PS非程序空间选择信号。管脚132W/R4读/写。2、TMS320F2812芯片引脚与功能德州仪器所生产的TMS320F2812数字讯号处理器是针对数字控制所设计的DSP,整合了DSP及微控制器的最佳特性，主要使用在嵌入式控制应用，如数字

16、电机控制(digitalmotorcontrol,DMC)、资料撷取及I/O控制(dataacquisitionandcontrol,DAQ)等领域。针对应用最佳化，并有效缩短产品开发周期，F28x核心支持全新CCS环境的Ccompiler,提供C语言中直接嵌入汇编语言的程序开发介面，可在C语言的环境中搭配汇编语言来才i写程序。值得一提的是，F28xDSP核心支持特殊的IQ-math函式库，系统开发人员可以使用便宜的定点数DSP来发展所需的浮点运算算法。F28x系列DSP预计发展至400MHz,目前已发展至150MHz的Flash型式。-Sh-K sl-B工亨芝zzcz： URE 二_ HI

17、HHU xrw£:_= a>_n KM -n =B.S,Hn2妻：= :A_= £>n uimuNungnHU lxnlkss fi>nn -争J-rr -MJCZEnns< nsr. rT I -«r W-. k4删则HT klmJ KOH -i 支由，h、|小r 1I I -1 . Sl'.j '5wst =TCK J kMLA . *1叱I町Ki| _VF| I J»ISXA| I J |I M! XDk( I5hKaNT1_XRR> XVMI XIM I X1NI2_aIKSi：M* M l*jV&#

18、169;VlB. st rrxo.% K AI I ? J m iRvmww第卜和H « *11， xHi mmsAiMlKlH.1 IIN.、。：1 111.<DcrqM 1用rw. i7段八t m ,k£HI.l4.FH IMA.4 t ii aim： INa.3 l 11 .乜N内心! A1K”7At L ill 1 E Wm” I IE IK 44 TKll kV MM'J I L” * ：乩手用 T I I U UHIP ITiTI'IH；_£»! SI MH a i X2XlJf I I SIMIOIT I rci.K.

19、rHBI I IIMK H: F Vim iVj,!I . 1 .1 XDfJ1 a i i i'H.11=1=1 ll-J-l 2.L”J I-L-IU-I * J> i 械 I” I t s I K |M! A I i.MTReIF：A I EEQfcJH J1 1 I d'AlTji IM 11 v«> cAjnjqef*I N liil nm iMs mm'工 I MeH i Ji Uli"'牙 i KM w"； * PU'MI?. i rWMil:1 f Ml修,i i rUM« : i f

20、HH'I rWM7=金一；三E HHU -n工4产s HMU ,空二彳 ni-勇L.MJVn53UMO .=!/HHU .fcsH司EH.亨Hnup-lklxsiHHU -=1;匚Hu .il!-二严£ Ml l-ziT HHU s®_ HHU手其引脚及功能如下所示:弓1脚号符号功能引脚1VDDI0I/O模拟电源（3.3V）引脚2ADCINB0ADC米样保持器B的8路模拟输入0引脚3ADCINB1ADC米样保持器B的9路模拟输入1引脚4ADCINB2ADC米样保持器B的8路模拟输入2引脚5ADCINB3ADC米样保持器B的9路模拟输入3引脚6ADCINB4ADC米样

21、保持器B的8路模拟输入4引脚7ADCINB5ADC米样保持器B的9路模拟输入5引脚8ADCINB6ADC米样保持器B的8路模拟输入6引脚9ADCINB7ADC米样保持器B的8路模拟输入7引脚10ADCREFMADC#考电压输出（1V）引脚11ADCREFPADC#考电压输出（2V）引脚12AVSSREFBGADC莫拟地引脚13AVDDREFBGADC模拟电源引脚14VDDA1ADC1拟电源（3.3V）引脚15VSSA1ADC莫拟地引脚16ADCRESEXTADC外部偏置电阻（24.9K）引脚17XMP/MGE程序存储区的选择引脚18XA016位地址总线0引脚19VSS内核和数字I/O的地引脚2

22、0MDRAGPIO或I/O串行数据接收引脚21XD016位数据总线0引脚22MDXAGPIO或McBS腺受串行数据引脚23VDD内核数字电源引脚24XD116位数据总线1引脚25MCLKRAGPIO或McBSPg受时钟引脚26MFSXAGPIO或McBS磔送帧同步佶号引脚27XD216位数据总线2引脚28MCLKXAGPIO或McBSP送时钟引脚29MFSRAGPIO或McBS限收帧同步佶号引脚30XD316位数据总线3引脚31VDDIOI/O数字电源（3.3V）引脚32VSS内核和数字I/O的地引脚33XD416位数据总线4引脚34SPICLKAGPIO或SPI时钟引脚35SPISTEAGP

23、IO或SPI从动传输使能引脚36XD516位数据总线5引脚37VDD内核数字电源引脚38VSS内核和数字I/O的地引脚39XD616位数据总线6引脚40SPISIMOAGPIO或SPI从动输入、主动输出引脚41SPISOMIAGPIO或SPI从动输出、主动输入引脚42XRD读后效引脚43XA116位地址总线1引脚44XACS0AND昨XINTF区域0和区域1的片选左号引脚45PWM7GPIO或PWMt出引脚7引脚46PWM8GPIO或PWMt出引脚8引脚47PWM9GPIO或PWMt出引脚9引脚48PWM10GPIO或PWMt出弓1脚10引脚49PWM11GPIO或PWMt出弓1脚11引脚50

24、PWM12GPIO或PWMt出弓1脚12引脚51XR/W非通常为高电平引脚52Vss内核和数字IO的地引脚53T3PWM_T3CMPGPIO或定时器3输出引脚54XD716位数据总线引脚55T4PWM_T4CMPGPIO或定时器4输出引脚56VDD1.8或者1.9V内核数字电源引脚57CAP4_QEP3GPIO或捕获输入4引脚58Vss内核和数字IO的地引脚59CAP5_QEP4PIO或捕获输入5引脚60CAP6_QEPI2PIO或捕获输入6引脚61C4TRIP非GPIO或比较器4输出引脚62C5TRIP非GPIO或比较器5输出引脚63C6TRIP非GPIO或比较器6输出引脚64VDD10IO

25、口数字电源3.3V引脚65XD816位数据总线引脚66TEXT2测试引脚为TI保留，必须悬空引脚67TEXT1测试引脚为TI保留，必须悬空引脚68XD916位数据总线引脚69VDD3VFLFlash内核电源3.3V引脚70Vss内核和数字IO的地引脚71TDIRBGPIO或定时器方向引脚72TCLKINBGPIO或定时器时钟输入引脚73XD1016位数据总线引脚74XD1116位数据总线引脚75Vdd1.8或者1.9V内核数字电源引脚76X2晶振输出引脚77X1/XCLKIN晶振输入引脚78Vss内核和数字IO的地引脚79T3CTRIP_PDPINTB定时器3比较输出引脚80XA219位地址总

26、线引脚81Vdd10IO口数字电源3.3V引脚82XHOLDNE夕卜部DMA呆持请求佶号。引脚83(T4CTRIP/EVBSOC徘定时器4比较输出或EVB启运外部A/D转换输出引脚84XWE非写功效时为低电平引脚85XA319位地址总线引脚86Vss内核和数字IO的地引脚87CANTXAGPIO/eCAN发送数据引脚88XZCS2XINF区域2的片选彳6号引脚89CANRXAGPIO/eCAN接收数据引脚90SCITXDBGPIO或SCIB异步串行口发送数据引脚91SCIRXDBGPIO或SCIB异步串行口接收数据引脚92PWM1GPIO或PWMt出引脚1引脚93PWM2GPIO或PWMt出引

27、脚2引脚94PWM3GPIO或PWMt出引脚3引脚95PWM4GPIO或PWMt出引脚4引脚96XD1216位数据总线引脚97XD1316位数据总线引脚98PWM5GPIO或PWMt出引脚5引脚99Vss内核和数字I/O的地引脚100VDD1.8V或者1.9V内核数字电源引脚101PWM6GPIO或PWMt出引脚6引脚102T1PWM_T1CMPGPIO或定时器1输出引脚103XA419位数据总线引脚104T2PWM_T2CMPGPIO或定时器2输出引脚105Vss内核和数字I/O的地引脚106CAP1_QEP1GPIO或捕获输入1引脚107CAP2_QEP2GPIO或捕获输入2引脚108XA

28、519位数据总线引脚109CAP3_QEPI1GPIO或捕获输入3引脚110T1CTRIP_PDPINT。定时器1比较输出引脚111XA619位数据总线引脚112VDD1.8V或者1.9V内核数字电源引脚113Vss内核和数字I/O的地引脚114VDDIOI/O数字电源（3.3V）引脚115T2CTRIP/PDPINTA定时器2比较输出或EVA启动外部A/D转换输出引脚116TDIRAGPIO或计数器方向引脚117TCLKINAGPIO或计数器时钟输入引脚118XA719位数据总线引脚119XCLKOUT通用时钟源引脚120Vss内核和数字I/O的地引脚121XA819位数据总线引脚122C1

29、TRIP非GPIO或比较器1输出引脚123C2TRIP非GPIO或比较器2输出引脚124C3TRIP非GPIO或比较器3输出引脚125XA919位数据总线引脚126TMSJTAG测试模式选择端引脚127TDOJTAG扫描输入，测试数据输入引脚128VDD1.8V或者1.9V内核数字电源引脚129Vss内核和数字I/O的地引脚130XA1019位数据总线引脚131TDIJTAG测试数据输入端引脚132XA1119位数据总线引脚133XZCS6AND徘XINF区域6或者7的片选彳百号引脚134TEXTSEL测试引脚，为TI保留，必须接地。引脚135TRST非JTAG测试复位引脚引脚136TCKJT

30、AG测试时钟引脚137EMU0仿真器IO口引脚0引脚138XA1219位地址总线引脚139XD1416位数据总线引脚140XF_(XPLLDIS)非通用输出引脚引脚141XA1319位地址总线引脚142Vss内核和数字IO的地引脚143VDD1.8或者1.9V内核数字电源引脚144XA1419位地址总线引脚145VDD10IO口数字电源3.3V引脚146EMU1仿真器IO引脚1引脚147XD1516位数据总线引脚148XA1519位地址总线引脚149XIN1_(XBIO)非GPIO/XINT1或XBIO非核心输入引脚150XNMI_XINT3GPIO/XNMI/XINT13引脚151XIN2_

31、ADCSOCGPIO/XINT2/开始A/D转换引脚152XA1619位地址总线引脚153Vss内核和数字IO的地引脚154Vdd1.8或者1.9V内核数字电源引脚155SCITXDAGPIO/SCIA异步串行口发送数据引脚156XA1719位地址总线引脚157SCIRXDAGPIO/SCIA异步串行口接收数据引脚158XA1819位地址总线引脚159XHOLD非夕卜部DMA呆持请求佶号。引脚160XRS非器件复位输入和看门狗复位输出引脚161XREADY数据准备输入信号引脚162VDD1ADC数字电源引脚163Vss1ADC字地引脚164ADCBGREFIN测试引脚，为TI保留，必须悬空。引

32、脚165VSSA2ADC莫拟地引脚166VDDA2ADC模拟电源引脚167ADCINA7AD%样模块保持器A的8路模拟输入引脚168ADCINA6AD%样模块保持器A的8路模拟输入引脚169ADCINA5AD%样模块保持器A的8路模拟输入引脚170ADCINA4AD%样模块保持器A的8路模拟输入引脚171ADCINA3AD%样模块保持器A的8路模拟输入引脚172ADCINA2AD%样模块保持器A的8路模拟输入引脚173ADCINA1AD%样模块保持器A的8路模拟输入引脚174ADCINA0AD%样模块保持器A的8路模拟输入引脚175ADCLO模拟经交电压输入引脚176VSSA10IO模拟地二、

33、F2812与F240在结构与功能上的差异1、F240的结构特点：1 .以16位为基本数据处理单元，采用16位的数据与地址总线，其指令集设计成可大范围且复杂的计算及高速处理，属于MemoryMapping的模式。主要结构如下：2 .中央处理单元:32位的算数逻辑单元；32位的累积器；16位X16位的乘法器；16位的倍率位移器；8个16位的辅助缓存器。3 .内存单元：16Kword芯片上的程序内存；64K的程序内存与数据存储器；64Kword的I/O空间内存；32Kword的共同内存。4 .程控单元:4个管线式的操作；8层硬件堆栈；6个外部中断。指令设计:采用定点式运算；1个机器周期（50ns）内

34、执行完毕；计算时以2的补码做运算。5 .事件处理器：12个脉波宽度调变信号的输出；3个16位一般用途的定时器；3个16位全比较单元；3个16位取样比较单元；4个捕捉单元。6 .外部外围:2个相位编码电路；2个10位的模拟/数字转换器;28个可规划I/O接脚；锁相回路模块；看门狗定时器；串行通讯接口；串行外围模块。2、F2812的结构特点:1 .高性能静态CMOS制成技术150MHz(6.67ns周期时间)；省电设计(1.8VCore,3.3VI/O);3.3V快取可程序电压。|2 .JTAG扫描支持3 .高效能32BitCPU(1)16x16和32x32MACOperations(2)16x1

35、6DualMAC;(3)哈佛总线结构；(4)快速中断响应(5)4M线性程序寻址空间；(6)4M线性数据寻址空间；(7)TMS320F24X/LF240X程序核心兼容。4 .芯片上(On-Chip)的内存(1)128Kx16Flash;(2)1Kx16OTPROM(单次可程序只读存储器)；(3)L0和L1:2组4Kx16SARAM(4)H0:1组8Kx16SARAM;(5)M0和M1:2组1Kx16SARAM共128Kx16Flash,18Kx16SARAM5 .外部内存接口(1)支持1M的外部内存；(2)可程序的WaitStates;(3)可程序的Read/WriteStrobeTi最小；(4

36、)三个独立的芯片选择(ChipSelects)。6 .频率与系统控制(1)支持动态的相位锁定模块(PLL)比率变更；(2)On-Chip振荡器；(3)看门狗定时器模块。7 .三个外部中断8 .外围中断扩展方块(PIE),支持45个外围中断9 .128位保护密码(1)保护Flash/ROM/OTP及L0/L1SARAM;(2)防止韧体逆向工程。10 .三个32位CPUTimer11 .电动机控制外围(1)两个事件管理模块(EVA,EVB);(2)与240xADSP相容。12 .(1)同步串行外围接口SPI模块；(2)两个异步串行通讯接口SCI模块，标准UART;(3)eCAN(EnhancedControllerAreaNetwork);McBSPWithSPIMode。结构差异：TMS320F2812是TI公司推出的C2000平台上的定点32位DSP芯片，TMS320F2812DSP内核采Harvard结构体系，即相互独立的数据总线，提供了片内程序存储器和数据存储器、运算单元、一个32位算术逻辑单元、一个32位累加器、一个16位乘法器和一个16位桶形移位器组成，体系采取串行结构，运用流水线技术加快程序的运行，可在一个处理周期内完成乘法加法和移位计算，其内核计算速度为20M