组合逻辑电路课后答案

1、第4章题分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功 能的特点。YP5P6图解：（1）逻辑表达式丫 P5P6 P2P3P4CP4 P2P3P4 CP4F2P3 C cp2F3 F2F3 C C P2F3P2 P3C P2 P3CF2F3 BRAR BABAAB AB ABYP2P3CP2P3CABAB CABABCABAB CABAB CABCABCABCABC(2)真值表ABCYABCY0 0 011 0 000 0 101 0 110 1 001 1 010 1 111 1 10(3)功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时

2、，Y=1,否则丫=0。题分析图电路的逻辑功能，写出Yi、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。解解:Y2 AB BC ACYiABC (A B C)Y2ABC (A B C)AB BC ACABC ABC ABC ABC)真值表:ABCY1 Y20 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1由真值表可知：电路构成全加器，输入A、B、C为加数、被加数和低位的进位，Yi为“和”， Y2为“进位”。题图是对十进制数 9求补的集成电路 CC14561的逻辑图，写出当 C0MP=1 Z=0、和COMP=0

3、 Z=0时，YiY4的逻辑式，列出真值表。AlA2-A3TGl屯HU】l.TGT -i；皤£1匪古迴4A-|TG4kIG3Y3Y4TGE -JA4 -COMF 2 图 P4.4解(1) COMP=1 Z=0 时，TG、TG、TG5导通，TG、TG、TG关断。?(2) COMP=、Z=0 时，Yi=A,Y2=A,Y3=A,W。十进制数A4A3A2A1Y4Y3Y2 Y十进制数A A3 A Ai丫4 丫3 丫2半00 0 0 010 0 1810000 0 0 110 0 0 110 0 0910 0 10 0 0 020 0 100 11110 100 111：30 0 110 110伪

4、10 110 11040 10 00 10 1110 00 10 150 10 10 10 0110 10 10 060 1100 0 11码11100 0 1170 1110 0 1011110 0 10COMP=1 Z=0时的真值表COMP=01 Z=0的真 值表从略。题 用与非门设计四变量的多数表决电路。当输入变量A B C、D有3个或3个以上为1时输出为1,输入为其他状态时输出为 0。解题的真值表如表所示，逻辑图如图（b）所示。输入输出输入输出ABCDYABCDY00000100000001010010001001010000110101110100011000010101101101

5、100111010111111111由表可写输出逻辑函数式ABCDY ABCD ABCD ABCD ABCDABC ABD ACD BCD填卡诺图，如图（a）所示合并最小项，得最简与一或式Y ABC ABD ACD BCD0000000011001000011110图 A4.5 aCDAB 00 01 11 10题 有一水箱由大、 小两台泵M和MS供水，如图所示。水箱中设置了 3个水位检测 元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元 件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时M单独工作；水位低于 B点而高于A点时M单独工作

6、；水位低于 A点时M和M同时工作。试用 门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。 IMs a 血图 P4.6解题的真值表如表所示。表MsMlMl B （MS、ML的1状态表示工作，0状态表示停止）图 A4.7ABCMS ML0 0 00 00 0 11 00 1 0X X0 1 10 11 0 0X X1 0 1X X1 1 0X X1 1 11 1MS A BC, 逻辑图如图（b）。题 设计一个代码转换电路，输入为4位二进制代码，输出为 4位循环码。可以采用各种逻辑功能的门电路来实现。解题的真值表如表所示。表二进制代码循环码二进制代码循环码AAAA丫3丫2丫1Y0AAAAY3

7、丫2¥Yo00000000100011000001000010011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000由真值表得到逻辑图如图所示。题试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图。允许附加必要的门电路。解以表示32个低电平有效的编码输入信号，以D4BBDD0表示输出编码，可列出D4、D3与Yex4Yex3Yex2Yexi关系的真值表。如表所示。 表工作的芯片号Y

8、EX4YEX3YEX2Yex1D4Cb（4）100011（3）010010（2）001001（1）000100从真值表得到逻辑电路图略。题某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下， 只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按 钮按下时，四号灯才亮。试分别

9、用门电路和优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148的逻辑图如图所示，其功能表如表所示。表 74LS148 的功能表输入输出1xxxxxxxx1 1 11 101 1 1 1 1 1 1 11 1 10 10XXXXXXX 00 0 01 00XXXXXX 0 10 0 11 00XXXXX 0 1 10 1 01 00XXXX 0 1 1 10 1 11 00XXX 011 1 11 0 01 00XX 0 1 1 11 11 0 11 00X 0 1 1 1 1 1 11 1 01 000 1 1 1 1 1 1

10、11 1 11 0解设一、二、三、四号病室分别 为输入变量A、A、A3、A4，当其值为 0时，表示呼叫按钮按下，为1时表 示没有按呼叫铵钮，将它们接到74HC148的13、12、» I0输入端后，便在 74HC148的输出端匕得到对应的输出编码；设 一、二、三、四号病室呼叫指示灯分别为 乙、Z2、Z3、乙，其值为1指示灯亮，否则灯不亮, 列出真值表，如表示。表AA2A3A4Y2Y0 YSZ1 Z2 Z3 Z40 XXX10 0 110 0 010XX10 110 10 0110X110 10 0 10111011110 0 0 1111111100 0 0 0乙乙Z3YYY°

11、;Ys丫2半丫0丫$丫2YY°Ys丫2丫1丫0丫$由上式可得出用74LS148和门电路实现题目要求的电路如图所示。A _A3A2-A1Vcc11I2丫）YsYex丫2 丫丫 丫丫。乙乙Z3乙24CHf A3A2AA0绻W第¥-图 A4.9题写出图中乙、Z2、Z3的逻辑函数式，并化简为最简的与-或表达式。74LS42为拒伪 的二-十进制译码器。当输入信号AAAA）为00001001这10种状态时，输出端从依次给出 低电平，当输入信号为伪码时，输出全为1。MNo CP利用伪码用卡诺图化简，得:约束条件：题 画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。

12、图是 74LS154的逻辑框图，图中是两个控制端（亦称片选端）译码器工作时应使同时为低电平，输入信号 A Aa、Al、A为00001111这16种状态时，输出端从依次给出低电平输出信号。SaSaSbA3A2A1A0丫7丫9JY0 Y1丫2 丫3丫4 丫5丫11丫12 V 丫13丫14 Yi；14图 A4.11解电路如图所示。当A4=0时，片（1）工作，对应输出低电平；当A4=1时，片（2）工作，对应输出低电平。题试画出用3线-8线译码器 74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图所示，功能表如表所示）。515253A2A1A0Y0Y1 丫2 丫3 丫4丫5丫6丫

13、7图 P4.12表74LS138功能表输入输出允许选择AAAX1XXX111111110XXXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110解令A=A, B=A ,C=A。将Y1Y2Y3写成最小项之和形式，并变换成与非-与非形式。图 A4.12Y0Y1/Y3£Y6x0H3CH4/SS2S3A2A1A0用外加与非门实现之，如图所示。AB c题 画出用4线-16线译码器74LS154（参见题）和门电路产生如下多

14、输出逻辑函数 的逻辑图。创6!r4!Y6l対制1111 u/ X WYY11YWYX dEXOLazAb 3 2 10 SSSEA AAA电路图如图所示。AB C D图 A4.13题用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。解设ai为被减数，bi为减数，cm为来自低位的借位，首先列出全减器真值表，然后将Di，Ci表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知：全减器真值表表 4.14输入输岀Mi Ni Bi-1DiBi0 0 00 00 0 11 10 1 01 10 1 1011 0

15、 0101 0 1001 1 0001 1 11 1同理可知令ai =A2, bi =Ai, Ci-i =A）。电路如图所示。丫7 丫6 丫5 丫4 丫3 丫2 Yl 丫074LS138Si S2 S3A2 Ai AoM i Ni Bi-i图 A 4.14题试用两片双4选1数据选择器74LS153和3线-8线译码器74LS138接成16选1数据选择器。74LS153的逻辑图见图，74LS138的逻辑图见图。解见图。题分析图电路，写出输出Z的逻辑函数式，并化简。CC4512为8选1数据选择器,它的逻辑功能表如表所示。表CC4512的功能表A2YA174LS151AoD7 Dg D5 D4 D3

16、D2 D1 Do S1图 A4.16图是用两个4选1数据选择器组成的逻辑电路，试写出输出Z与输入MNP、题Q之间的逻辑函数。已知数据选择器的逻辑函数式为图 A4.17题试用4选1数据选择器74LS153产生逻辑函数解4选1数据选择器表达式为：而所需的函数为与4选1数据选择器逻辑表达式比较，则令接线图如图所示。YAo74LS153D3 D2 D1 Do图 A4.18题 用8选1数据选择器74HC151 （参见图）产生逻辑函数解 令A=A B=A, C=Ao, D=DD,将Y写成最小项之和的形式，找出与 8选1数 据选择器在逻辑上的对应关系，确定DbD所接信号。则如图所示。A2YwAl74LS15

17、1AoD7 D6 D5 D4 D3 D2 D1 Do S图 A4.19题用8选1数据选择器74HC151 (参见图)产生逻辑函数解将Y变换成最小项之和形式。 令 A=A, B=A, C=A,凡Y中含有的最小项，其对应的Di接1,否则接0。如图所示。|Z 丄 A2YwA174LS151AoD7 D6 D5 D4 D3 D2 D1 DoS图 A4.20题 设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控 制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。解以A、B C表示三个双位开关，并用 0和1分别表示开关的两个状态。以Y表示灯的状态，用1表示亮，用0表示灭。设AB(=000

18、时Y=0,从这个状态开始，单独改变任 何一个开关的状态 Y的状态要变化。 据此列出Y与A、B、C之间逻辑关系的真值表。 如表所 示。表ABCYABCY0 0 000 1 100 0 111 0 100 1 011 1 001 0 011 1 11从真值表写出逻辑式取4选1数据选择器，令 A=A A)=B, D=D=G D=D2=,即得图。Y74LS153D3 D? D i DoCI *1图 A4.21题人的血型有 A B、AB O四种。输血时输血者的血型与受血者血型必须符合图中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。（提示：可以用两个逻辑

19、变量的4种取值表示输血者的血型，用另外两个逻辑变量的4种取值表示受血者的血型。）图 p4.22解以MN的4种状态组合表示输血者的 4种血型，并以PQ的4种状态组合表示受血者的4种血型，如图（a）所示。用Z表示判断结果，Z=0表示符合图（a）要求，Z=1表示 不符合要求。据此可列出表示 Z与M N P、Q之间逻辑关系的真值表。从真值表写出逻辑式为其真值表如表所示。表MNPQZMNPQZ00000100010001110011001001010000111101110100111000010101101001100111000111111110令 A2=M A1=N, A0=P，并使 D0=D=D

20、3=D5=Q D2=，D4=1，D6=D7=0，则得到图（b）电路。MN(00)(01)(10)(11)ABPQA (00)B (01)Y74LS151OO(a)AB (10)(11)图 A4.22A2A1AoD7 Dg D5 D4 D3 D2 D1D0 S1(b)74HC151 （参见图）设计一个组合逻辑电路。该电路有题用8选数据选择器输入逻辑变量 A、B C和1个工作状态控制变量 M当M=0时电路实现“意见一致”功能（A B C状态一致时输出为1,否则输出为0），而M=1时电路实现“多数表决”功能，即输出 与A B、C中多数的状态一致。解根据题意可列出真值表，如表所示。以Z表示输出。表MA

21、BCZMABCZ00001100000001010010001001010000110101110100011000010101101101100111010111111111由真值表写出逻辑式为Z M ABCABCABCABCABCABC8选1数据选择器的输出逻辑式为ZA2 A1 A0 - D 0A2 A1A0 D1A2A Ao D2A2 A1A0 D3A2A A0 D6A2A1A0 D7A2 A1 A0 D4 A2 A1A0 D5将要求产生的函数式化为与数据选择器输出函数式完全对应的形式,得到Z M ABC ABC M ABC ABC ABC ABCABC M ABC 0 ABC 0 AB

22、C M ABC 0 ABC M ABC M ABC 1用74CC151接成的电路如图。其中 Ae=A， A=B, A0=C, D)=， Di=C2=Di=0， C3=D5=Ci=M> D7=1。Z.11A2YWA174LS151AoD7 d6D5D4D3D2D1D0 SLX-I 1*1nABC图 A4.23题 用8选1数据选择器设计一个函数发生器电路，它的功能表如表所示。表 P4.24输入输岀SiSoY00AB01A+B10A O B11A解 由功能表写出逻辑式Y SS0AB Ss。A B SiS0(A B) SiS°AS1 So AB S1S0A S1S0B S1 So AB

23、 S1S0AB SiS0 A8选1数据选择器的输出逻辑式为AAAq.D。A2AAj D1 A2AA0 D2 A2A1A0 d3A2 A1 Ao D4 A2 AiAo D5 A2A Ao D6 A2 A1A0 D7将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到Y Si S0AB S1S0A S1S0 AB S1S0AB Si So AB S1S0AB S1S0ASi So A.0Si So A BSi So A BS1S0 A 1Si So A BSS°ABSi So A 1Si So A0令 A=S, Ai=So，A>=A, D0=D7=O，D=D=D4=B，

24、D3=D6=1，D5=，即得到图电路。SiSo ABLI丄A2 ywAi74LS151D7 D6 D5 D4 D3 D2 D1 DOS* 1图 A4.24Ao题 试用4位并进行加法器74LS283设计一个加/减运算电器。当控制信号 M=0时 它将两个输入的4位二进制数相加，而M=1时它将两个输入的 4位二进制数相减。允许附加 必要的电路。解被加数用A表示，从74LS283的A3A2AA0端接入；加数用 C表示，从74LS283 的B3B2B1B0端接入。电路如图。M=0时，S A B CI A C ,即 SS2SiSo=AA2AiAo+COCiCo,此时令 C| MO、B C 即可M=1 时，

25、S A B CI A C,即S3S2S1 So= A 3A2AiAo 一 C3C2C CO=A3A2AiAo+C3C2Ci Co补此时令CI M 1> B c C补即可。为此，将74LS283的进位输入端 C接控制信号 M加数的输入端接一异或门，所接电路 图如图JT4-240所示。题能否用一片4位并行加法器74LS283将余3代码转换成8421的二十进制代码如果可能，应当如何连线解由第一章的表可知，从余 3码中减去3（ 0011）即可能得到8421码。8421BCD 码 余 3 码 0011设相加（减）的两个数均为正整数； 被加数为A A3A2A1A0，从74LS283的A3A2A1A0

26、 端接入；加数为 C C3C2C1C0，从74LS283的B3B2B1B0端接入；相加时，应使 A和C直 接相加；相减时，应使 A和C的补码相加。本题，人3人2人小0=余3码，C3C2GC°=0011，要利用74LS283实现，实现原理如下：S3S2S1S0 A3A2A1 Ao 0011S3S2S1S0 A3A2A1A0 （0011）补S3 S2 S1S0 A3 A2 A1 A0 （0011）反 1 S3S2S1S0A3A2A1A0 1101于是得到图电路。8421BCD 码S3 S2 S1 SoCO74LS283CIA3 A2 A1 A0B3 B2 B1 Bo余3码 1图 A 4.

27、26题 试利用两片4位二制并行加法器 74LS283和必要的门电路组成 1位二一十进制 加法器电路。（提示：根据BCD码中8421码的加法运算规则，当两数之和小于、等于9（ 1001） 时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于 9（即等于10101111）时，则应在按二进制数相加的结果上加6（0110），这样就可能给出进位信号，同时得到一个小于9的和。)解当两个8421BCD码相加时，每个数都不会大于9 (1001),考虑低位的进位，最大的和为 9+9+1=19。当用4位二进制加法器74283完成这个加法运算时，加法器输出的是 4位二进制数表示 的和，而不是 BCD码表示

28、的和。因此，必须将 4位二进制数表示的和转换成 8421BCD码。(1 )和数一览表如表(a) 所示表 A4.27(a)用十进制按BCD码相加的结果按二进制数相加的结果二进制数加6修正的结果表示的和Co1 S3 S2 S1 SoC01 S3 S2 S1 S0Co2 S3 S2 S1 So00 0 0 0 00 0 0 0 00 0 0 0 010 0 0 0 10 0 0 0 10 0 0 0 120 0 0 1 00 0 0 1 00 0 0 1 030 0 0 1 10 0 0 1 10 0 0 1 140 0 1 0 00 0 1 0 00 0 1 0 050 0 1 0 10 0 1

29、0 10 0 1 0 160 0 1 1 00 0 1 1 00 0 1 1 070 0 1 1 10 0 1 1 10 0 1 1 180 1 0 0 00 1 0 0 00 1 0 0 090 1 0 0 10 1 0 0 10 1 0 0 1101 0 0 0 00 1 0 1 01 0 0 0 0111 0 0 0 10 1 0 1 11 0 0 0 1121 0 0 1 00 1 1 0 01 0 0 1 0131 0 0 1 10 1 1 0 11 0 0 1 1141 0 1 0 00 1 1 1 01 0 1 0 0151 0 1 0 10 1 1 1 11 0 1 0 116

30、1 0 1 1 01 0 0 0 01 0 1 1 0171 0 1 1 11 0 0 0 11 0 1 1 1181 1 0 0 01 0 0 1 01 1 0 0 0191 1 0 0 11 0 0 1 11 1 0 0 1将019的二进制数和与用 8421BCD码表示的和进行比较发现，当和数V 1001(9)时，二进 制码与8421BCD码相同；当数1001时，只要在二进制和上加 0110(6)就可以把二进制和转 换为8421BCD码的和，同时产生进位输出。这一转换可以由一个修正电路来完成。(2 )修正电路的设计设计修正电路，先列设计一览表，见表JT4-25(b).第2片74LS83的输

31、入第2片74LS83的输出C01 S3 S2 S1 S0修正值两个8421BCD码相加的和A3 A2 A1 A0B3 B2 B1 B0Co2 S3 S2 S1 S00 0 0 0 00 0 0 00 0 0 0 00 0 0 0 10 0 0 00 0 0 0 10 0 0 1 00 0 0 00 0 0 1 00 0 0 1 10 0 0 00 0 0 1 10 0 1 0 00 0 0 00 0 1 0 00 0 1 0 10 0 0 00 0 1 0 10 0 1 1 00 0 0 00 0 1 1 00 0 1 1 10 0 0 00 0 1 1 10 1 0 0 00 0 0 00 1 0 0 00 1 0 0 10 0 0 00 1 0 0 10 1 0 1 00 1 1 01 0 0 0 00 1 0 1 10 1 1 01 0 0 0 10 1 1 0 00 1 1 01 0 0 1 00 1 1 0 10 1 1 01 0 0 1 10 1 1 1 00 1 1 01 0 1 0 00 1 1 1 10 1 1 01 0 1 0 11 0 0 0 00 1 1 01 0 1 1 01 0 0 0 10 1 1 01 0 1 1 11 0 0 1 00 1 1 01 1