新版第1章概述

1、第1章概述1.11.280x86系列的概要历史微型计算机的结构同济大学电信学院1.1x86系列结构的概要历史Intel 4004，70年代中期 Intel 8080、8085，80年代初 Intel 8086、8088。同济大学电信学院1.1x86系列结构的概要历史从8086（8088）到80286、80386、80486。奔腾（也称为80586）、奔腾MMX、 奔腾PRO（也称为80686）、奔腾、奔腾， 直至最新的奔腾 4，形成了IA（Intel Architecture）-32结构。同济大学电信学院1.1.18086x86系列结构的最重要的成就之一是， 从1978开始的那些处理器上建立的

2、目标程序仍能在x86系列结构系列的最新的处理器上执行。8086有16位寄存器和16位外部数据总线，具有20位地址总线，可寻址1M字节地址空间。同济大学电信学院第一代 Apple同济大学电信学院第一代 IBM PC同济大学电信学院1.1.280386Intel 386处理器是x86系列结构系列中的第一个32位处理器。 Intel 386还提供了一种新的虚拟8086方式， Intel386处理器有32位地址总线，能支持多至4G字节的物理器。同济大学电信学院1.1.280386原始的16位指令用新的32位操作数和新的寻址方式得到增强，并提供了一些新的指令，包括那些位操作指令。同济大学电信学院1.1.

3、380486Intel486处理器把Intel386处理器的指令译码和执行单元扩展为五个流水线段，增加了的并行执行能力，其中每个段（当需要时）与其它的并行操作最多可在不同段上同时执行五条指令。每个段以能在一个时钟周期内执行一条指令的方式工作，所以，Intel486处理器能在每个时钟周期执行一条指令。同济大学电信学院1.1.38048680486的一个改进是在x86系列处理器的中引入了缓存。在上增加了一8K字节的一级缓存（cache），大大增加了每个时钟周期执行一条指令的百分比，包括操作数在一级cache中的器指令。同济大学电信学院1.1.380486第一次把x87FPU（浮点处理单元）集成到处

4、理器上并增加了新的引脚、位和指令。同济大学电信学院1.1.4PentiumIntel奔腾（Pentium）处理器增加了第二个执行流水线以达到量性能（两个已知的流水线u和v，一起工作能实现每个时钟执行两条指令）。一级cache也加倍了，8K字节用于代码，另8K字节用于数据。但内部数据通路是128和256位以加速内部数据传送，且猝发的外部数据总线已经增加至64位。同济大学电信学院1.1.4Pentium增加了高级的可编程中断器（AdvancedProgrammableInterruptController（APIC）以支持多奔腾处理器系统，新的引脚和特殊的方式（双处理）设计以支持无连接的两个处理器

5、系统。同济大学电信学院1.1.5P6系列处理器在1995年，Intel引入了P6系列处理器。此处理器系列是基于新的量微结构上的，它建立了新的性能标准。P6系列微结构设计的主要目的之一是在仍使用相同的0.6微米、四层金属BICMOS制造过程的情况下使处理器的性能明显地超过奔腾处理器，用与奔腾处理器同样的制造过程要提高性能只能在微结构上有实质上的改进。同济大学电信学院1.1.5P6系列处理器Intel Pentium Pro处理器是基于P6微结构的第一个处理器。P6处理器系统随后的成员是Intel Pentium II、Intel Pentium II Xeon（至强）、Intel Celeron

6、（赛扬）、Intel Pentium III和Intel Pentium III Xeon（至强）处理器。同济大学电信学院1.1.6PentiumIIIntel Pentium II处理器把MMX技术加至P6系列处理器，并具有新的包装和若干包装在了SECC上，硬件增强。处理器这使其更具有了灵活的母板结构。第一级数据和指令caches每个扩展至16 K字节，cache的为256 K字节、512支持K字节和1 M字节。同济大学电信学院1.1.6PentiumIIPentiumIIXeon（至强）处理器组合Intel处理器前一代的若干额外特性，例如4way、8way（最高）可伸缩性和运行在“全时钟速

7、度”后沿总线上的2M字节cache，以满足中等和高性能服务器与工作站的要求。同济大学电信学院1.1.7PentiumIIIPentiumIII处理器引进流SIMD扩展（SSE）至X86系列结构。SSE扩展把由IntelMMX引进的SIMD执行模式扩展为新的128位寄存器和能在包装的单精度浮点数上执行SIMD操作。同济大学电信学院1.1.7PentiumIIIPentium III Xeon处理器用Intel的0.18µm处理技术的全速高级传送缓存（Advanced Transfer Cache）扩展了IA-32处理器的性能级。同济大学电信学院1.1.8Pentium4IntelPen

8、tium4处理器是2000年推出的ia-32处理器，并是第一个基于IntelNetBurst微结构的处理器。IntelNetBurst微结构是新的32bit微结构，它处理器能在比以前的IA-32处理器更高的时钟速度和性能等级上进行操作。IntelPentium4处理器有以下高级特性：同济大学电信学院1.1.8Pentium4（1）IntelNetBurst微结构的第一个实现l 快速的执行引擎。l Hyper流水线技术。l 高级的动态执行。l 创新的新cache子系统。同济大学电信学院1.1.8Pentium4（2）流SIMD扩展2（SSE2）l 用144条新指令扩展Intel 扩展，它包括支持

9、：u 128位SIMD整数算术操作。u 128位SIMD双精度浮点操作。MMX技术和SSEu Cache和管理操作。l 进一步增强和了、语音、加密、影像和处理。同济大学电信学院1.1.8Pentium4（3）400总线。MHzIntelNetBurst微结构系统l 提供每秒3.2G字节的吞吐率（比PentiumIII处理器快三倍）。l 四倍100MHz可伸缩总线时钟，以达到400MHz有效速度。的，深度流水线。ll 128字节线具字节。同济大学电信学院1.1.8Pentium4（4）与在IntelX86系列结构处理器上所写和运行的已存在的应用程序和操作系统兼容。同济大学电信学院1.1.9Int

10、el超线程处理器Intel公司于2002年推出了具有超线程技术的IA-32列处理器。超线程（Hyper-ThreadingHT）技术单个物理处理器用共享的执行并发地执行两个或多个分别的代码流（线程）。以提高X86系列处理器执行多线程操作系统与应用程序代码的性能。同济大学电信学院1.1.9Intel超线程处理器从体系结构上说，支持HT技术的IA-32处理器，在一个物理处理器核中由两个或多个逻辑处理器，每个逻辑处理器有它拥有的IA-32体系结构状态。每个逻辑处理器由全部的IA-32数据寄存器、段寄存器、寄存器与大部分的MSR。同济大学电信学院1.1.9Intel超线程处理器图1-1显示支持HT技术

11、（用两个逻辑处理器实现的）的IA-32处理器与传统的双处理器系统的比较。同济大学电信学院1.1.9Intel超线程处理器同济大学电信学院1.1.9Intel超线程处理器不像用两个或多个分别的IA-32物理处理器的传统的MP系统配置，在支持HT技术的IA-32处理器中的逻辑处理器共享物理处理器的。这包括执行引擎和系统总线接口。在上电和初始化以后，每个逻辑处理器能停。地直接执行规定的线程、中断或暂同济大学电信学院1.1.9Intel 超线程处理器HT技术由在单个上提供两个或多个逻辑处理器支持在现代操作系统和高性能应用程序中找到的进程与线程级并行。以在每个时钟周期期间最大地使用执行单元。而提高了处理

12、器的性能。同济大学电信学院1.1.9Intel超线程处理器双核技术是在IA-32处理器系列中硬件多线程能力的另一种形式。双核技术由用在单个物理包中有两个分别的执行提供硬件多线程能力。因此，IntelPentium处理器版在一个物理包中提供四个逻辑处理器（每个处理器核有两个逻辑处理器）。同济大学电信学院1.1.9Intel超线程处理器IntelPentiumD处理器也以双核技术核技术提供硬件多线为特色。此处理器程支持，但它不提供超线程技术。因此，IntelPentiumD处理器在一个物理包中提供两个逻辑处理器，每个逻辑处理器拥有处理器核的执行，如图1-2所示。同济大学电信学院1.1.10Inte

13、l双核技术处理同济大学电信学院1.1.10Intel双核技术处理Intel奔腾处理器版中引入了IntelEM64T）对于软扩展的器技术（Intel件增加线性地址空间至64位与支持物理地址空间至40位。此技术也引进了称为IA-32e模式的新的操作模式。同济大学电信学院1.2微型计算机的结构运算器与器是系统的，称为CPU。把整个运算器器即CPU集成在一个(Micro上的CPU，称之为微处理器Processor)。CPU本身还不是一个微型计算机，而只是微型计算机的一部分。同济大学电信学院1.2微型计算机的结构只有与适当容量的器、输入输出设备的接口电路以及必要的输入输出设备结合在一起，才是一台微型计算

14、机(MicroComputer)，或称为微型计算机系统(Micro28所示。ComputerSystem)，如图1-同济大学电信学院1.2微型计算机的结构同济大学电信学院1.2.1微型计算机的外部结构在微型计算机系统中，外部信息的传送是通过总线进行的。大部分微型计算机有三组总线：地址总线(AddressBus)、数据总线(DataBus)和总线(ControlBus)。同济大学电信学院1.2.1微型计算机的外部结构地址总线：通常为32位，因此，可寻址的内存单元为232=4GB。I/O接口也是通过地址总线来寻址的，它可以寻址64K 个外设端口。同济大学电信学院1.2.1微型计算机的外部结构数据总线：目前常用的为32位。数据在CPU与器和CPU与I/O接口之间的传送是双向的，故数据总线为双向总线。总线： 它传送各种信号，信号，有的是CPU到器和外设接口的例如器请求MREQ#，I/O请求IORQ，读信号RD#，写信号WR#等；有的是由外设到CPU的信号，如8086中的READY以及INT等。同济大学电信学院1.2.2微型计算机的内部结构一个典型的8位CPU结构如图1-29所示。微处理器的内部主要由三部分组成：同济大学电信学院1.2.2微型计算机的内部结构(1)内部寄存器阵列其中，一部分是用来寄存参与运算的数据，它们也可以连成寄存器对，用以寄存操作数的地址；另一部分是1