数字电路复习题

1、第7章器7.1 只读7.2 随机存取器器7.3 复杂可编程逻辑器件教学基本要求：掌握半导体概念。器字、位、容量、地址等基本掌握RAM、ROM的工作原理及典型应用。了解器的单元的组成及工作原理。概述半导体器是能存放大量二值信息的半导体器件。器的主要性能指标数据量大取快速度容量大时间短可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。只读器7.17.1 .17.1.27.1.37.1.4ROM的定义与基本结构两维译码集成电路ROMROM的读操作与时序图7.1.5 ROM的应用举例7.1只读器SRAM(Static RAM

2、)：静态RAMRAM(Random-Access Memory)DRAM(Dynamic RAM)：动态RAM器固定ROMROM(Read-Only Memory)PROMEPROM E2PROM可编程ROMRAM(随机存取器): 在运行状态可以随时进行读或写操作。的数据必须有电源供应才能保存, 一旦掉电, 数据全部丢失。ROM(只读断电后信息器)：在正常工作状态只能读出信息。丢失，常用于存放固定信息（如程序、常数等）。关于器的几个基本概念：字长（位数）：表示一个信息多位二进制码称为一个字，字的位数称为字长。字数=2n （n为字数：字的总量。器外部地址线的线数）地址：每个字的编号。容量（M)字

3、数×位数容量（M)：二值信息的总量。A5A6A7列地 址译码 器Y0Y1· · ·Y7X0A4行地址译码器· · ·X1A· · ·3···X31A2A1 A0· · ·7.1 .1ROM的 定义与基本结构只读称为只读ROM的分类器，工作时内容只能读出，不能随时写入，所以器。(Read-Only Memory)二极管ROM按存贮单元中器件划分三极管ROMMOS管ROM固定ROMPROMEPROM E2PROM按写入情况划分可编程ROM7

4、.1.1 ROM的定义与基本结构矩阵地址译码器输出电路数据输出信号输入输出电路矩阵入地址输器地址译码M=4´41）ROM（二极管PROM）结构示意图 +5V位线RRRR矩阵Y0A1A0地址译码器A1Y1A0Y22 线-4 线译码器Y3字线输出电路OED3D2D1D0当OE=0时 +5VRRRRY0A1A0A1Y1A0Y22 线-4 线译码器 字线与位线的交点都是一个单元。交点处有二极管相当存1，无二极管相当存0Y3OED3D2D1D0当OE=1时输出为高阻状态地 址内 容A1A0D3D2D1D00010110111011001001111107.1.2两维译码+VD字线矩阵RR

5、83;··RY0 字线与位线的交点都是一个单元。 4A7A3线|16线译码器Y1A6A2···Y14A5A1位线A4A0 交点处有MOS管相当存Y15···0，无MOS管相当存1。A3 A2 A1 A0S3 S2 S1 S0I0I1I14I1516 线-1 线数据选择器Y该器的容量=?D07.1.3集成电路ROMAT27C010，VCC GND VPPX 译码A16A0Y 译码OE CE PGM逻辑D7 D0128K´8位ROM阵列Y 选通输出缓冲器工作模式CEOEPGMA16 A0VPPD7 D0读输出

6、无效等待快速编程编程校验0X 10001X 10XAiX数据输出高阻 高阻数据输入数据输出X 01Ai AiAiXVPP VPP7.1.4ROM的读操作与时序图读出单元的地址有效A16 A0tCECEtOZtOEOEtAAtOHD7 D0数据输出有效（1）欲单元的地址加到器的地址输入端；（2） 加入有效的片选信号 CE（3） 使输出使能信号 OE 有效，经过一定延时后，有效数据出现在数据线上；（4）让片选信号CE 或输出使能信号OE 无效，经过一定延时后数据线呈高阻态，本次读出结束。7.1.5 ROM的应用举例（1） 用于固定的程序（2） 利用ROM可实现查表或码制变换等功能查表功能 查某个角

7、度的三角函数把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为 “造表”。使用时， 根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。码制变换 把欲变换的编码作为地址，把最终的目的编码作为相应单元中的内容即可。用ROM实现二进制码与格雷码相互转换的电路CI3 I2 I1 I0二进制码O3O2O1O0格雷码CI3 I2 I1 I0格雷码O3O2O1O0二进制码00000000000000000 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0

8、1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 011111111111111110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00

9、 1 1 10 1 1 00 1 0 00 1 0 11 1 1 11 1 1 01 1 0 01 1 0 11 0 0 01 0 0 11 0 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1D0C(A4)I3 I2 I1 I0(A3A2A1A0)二进制码O3O2O1O0(D3D2D1D0)格雷码C(A4)I3 I2 I1 I0(A3A2A1A0)格雷码O3O2O1O0(D3D2D1D0)二进制码00000000000000000 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11

10、0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 011111111111111110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0

11、00 0 0 10 0 1 10 0 1 00 1 1 10 1 1 00 1 0 00 1 0 11 1 1 11 1 1 01 1 0 01 1 0 11 0 0 01 0 0 11 0 1 11 0 1 0用ROM实现二进制码与格雷码相互转换的电路C I3 I2 I1 I0A4A3D1A2D2A1ROMD3A0D4CEOEO3 O2 O1 O07.2 随机存取器（RAM）7.2.1 静态随机存取器(SRAM)器（SSRAM）7.2.27.2.37.2.4同步静态随机存取器(DRAM)动态随机存取器容量的扩展7.2 随机存取器（RAM）：数据易失性7.2.1 静态随机存取1 SRAM 的本

12、结构器(SRAM)AiA0··列译码CEOE=100WEAi+1高阻行译码···CEOE输出=010WEAn-1CEOE输入=00XWECEOE=011WE··II高阻CE WEOEI/O 电路阵 列SRAM 的工作模式工作模式CEWEOEI /O0 I /Om-1保持 (微功耗)读写输出无效1000X101X 0 X1高阻数据输出数据输入高阻7.2.2同步静态随机存取器（SSRAM）SSRAM是一种高速RAM。与SRAM不同, SSRAM的读写操作是在时钟脉冲节拍下完成的。数据选择器ACP地址寄存器A1 D1Q1 A1A0

13、 D0Q0 A0写地址寄存器丛发控制逻辑地址译码ADV输出放阵列大输入驱动读写逻辑CE输入寄存器WEI /OOE寄存地址线上的地址2位二进制计数器, 处理A1A0数据选择器A地址寄存器Q1 A1A1 D1CPADV=0:普通模式读写ADV=1:丛发模式读写Q0 A0A0 D0写地址寄存器丛发控制逻辑地址译码ADV输WE=0:写操作WE =1:读操作阵列 出放大输入驱动读写逻辑CE输入寄存器WEI /O寄存各种使能信号，生成最终的内部读写信号；寄存要写入的OE数据=0:写操作=1:读操作WEWE普通模式读写模式:在每个时钟有效沿锁存输入信号,在一个时钟周期内,由内部电路完成数据的读(写)操作。1

14、234567891011PCEADVWEAA1A2A3A4A5A6A7A8A9O(A1)O(A2)O(A3)O(A4)I (A5)I (A6)O(A7)II/OI/O输片出A2 选读A1地址单元数据I/O输出A1 数据; 开始读A2数据I/O输入A5 数据; 开始写A6数据I/O输出A6 数据; 开始读A7数据开始读A4地址单元数据I/O输出A4 数据; 开始写A5 数据,数据; 无开始读A3数据效ADV=0:普通模式读写丛发模式读写模式：在有新地址输入后,自动产生后续地址进行读写操作,地址总线让出1234567891011CPCEADVWEAA1A2A3I/OO(A1)O(A1+1)O(A1

15、+2O(A2)O(A2+1 O(A2+2O(A2+3O(A2)I (A3)I (A3+)读A1地址单元数据读A2地址单元数据丛发模式读A1+1中的数据丛发模式读A1+2中的数据丛发模式读A2+2中的数据丛发模式读A2+3中的数据丛发模式重新读A2中的数据丛发模式读A2+1中的数据ADV=1:丛发模式读写SSRAM的使用特点：在由SSRAM的计算机系统中，由于在时钟有效沿到来时，地址、数据、等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部完成。此时，系统中的微处理器在读写SSRAM 的同时，可以处理其他任务，从而提高了整个系统的工作速度。7.2.3器

16、DRAM动态随机存取1、动态写操作:X=1单元及基本操作原理T导通，电容器C与位线B连通WE=0刷新缓冲器单元输入缓冲器被选通， 刷新R数据DI经缓冲器和行选线X位线写入单元输出缓冲器/灵敏放大器T如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0 。DO读/写 WE位DI线-B输入缓冲器读操作:X=1WE=1T导通，电容器C与位线B连通刷新缓冲器刷新R输出缓冲器/灵敏放大器被选通，C中的数据X行选线通过位线和缓冲器输出输出缓冲器/灵敏放大器每次读出后，必须及时对读出单元刷新，即此/TR也为高电平，时刷新DO则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。WED位线BI输入缓冲器

17、7.2.4器容量的扩展1. 字长（位数）的扩展-用4K×4位的组成4K×16位的系统。A11A0CE···WE···A0A11WECEA11A0CEWE4K×4位I/O0 I/O1I/O2 I/O34K×4位I/O0 I/O1I/O2 I/O3D12D13D14D15D0D1D2D3位扩展可以利用的并联方式实现。7.2.4RAM容量的扩展2. 字数的扩展用8K×8位的组成32K×8位的系统。CE1RAM1A0A12D0:A0 A12数=4D7CE1RAM1A0A12D0系统地

18、址线数=15D7系统:A0 A14CE1RAM1A0D0AD127A A?1314CE1RAM1A0A12D0D70000H0001H0002H1FFFH2000H2001H2002H3FFFH4000H400H4002H5FFFH6000H6001H6002H7FFFH32K×8位器系统的地址分配表各RAM译码器有效输出端扩展的地址输入端A14 A138K×8位RAM地址输入端对应的十六进制地址码A12 A11 A10 A9 A8 A7 A6 A5 A4A3 A2 A1 A0Y0000 0 0 0 00 0 0 0 00 0 0 0 01 1 1 1 10 0 0 00

19、0 0 00 0 0 01 1 1 10 0 0 00 0 0 10 0 1 01 1 1 10000H0001H0002H1FFFHY1010 0 0 0 00 0 0 0 00 0 0 0 01 1 1 1 10 0 0 00 0 0 00 0 0 01 1 1 10 0 0 00 0 0 10 0 1 01 1 1 12000H2001H2002H3FFFHY2100 0 0 0 00 0 0 0 00 0 0 0 01 1 1 1 10 0 0 00 0 0 00 0 0 01 1 1 10 0 0 00 0 0 10 0 1 01 1 1 14000H400H4002H5FFFHY3110 0 0 0 00 0 0 0 00 0 0 0 01 1 1 1 10 0 0 00 0 0 00 0 0 01 1 1 10 0 0 00 0 0 10 0 1 01 1 1 16000H6001H6002H7FFFHWEA12A0字数的扩展可以利用外加译码器