实验三--计数器及其应用_第1页
实验三--计数器及其应用_第2页
实验三--计数器及其应用_第3页
实验三--计数器及其应用_第4页
实验三--计数器及其应用_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、精选优质文档-倾情为你奉上实验三 计数器及其应用1、 实验原理 计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据计数的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器

2、件。2、 实验目的1、 学习用集成触发器构成计数器的方法;2、 掌握中规模集成计数器的使用及功能测试方法;3、 运用集成计数器构成1/N分频器。三、实验设备与器件1、+5V直流电源 2、双踪示波器 3、连续脉冲源 4、单次脉冲源5、逻辑电平开关 6、逻辑电平显示器7、CC4013×2(74LS74) CC40192×3(74LS192) CC4011(74LS00) CC4012(74LS20) 4、 实验内容1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。(1)按图71接线,D 接至逻辑开关输出插口,将低位CP0 端接单次脉冲源,输出端Q3、Q2、

3、Q3、Q0 接逻辑电平显示输入插口,各D接高电平“1”。图71 四位二进制异步加法计数器清零后,逐个送入单次脉冲,观察并列表记录 Q3Q0 状态。(3) 将1Hz的连续脉冲改为1KHz,用双踪示波器观察CP、Q3、Q2、Q1、Q0 端波形,描绘之。 (5) 将图71电路中的低位触发器的Q端与高一位的CP端相连接,构成减法计数器,按实验内容2),3),4)进行实验,观察并列表记录Q3Q0 的状态。输 入输 出CPUQ3Q2Q1Q00000010001200103001140100501016011 070111810009100110101011101112110 013110114111015

4、11111600002、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能。 计数脉冲由单次脉冲源提供,清除端CR、置数端、数据输入端D3 、D2、D1、D0 分别接逻辑开关,输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口A、B、C、D;和接逻辑电平显示插口。按下表逐项测试并判断该集成块的功能是否正常。输 入输 出CRCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××000000××dcbadcba011××××加 计 数

5、011××××减 计 数表71为8421码十进制加、减计数器的状态转换表。图72 CC40192引脚排列及逻辑符号图中 置数端 CPU加计数端 CPD 减计数端 非同步进位输出端 非同步借位输出端 D0、D1、D2、D3 计数器输入端 Q0、Q1、Q2、Q3 数据输出端 CR清除端 (1)清除令CR=1,其它输入为任意态,这时Q3Q2Q1Q00000,译码数字显示为0。清除功能完成后,置CR0 (2)置数 CR0,CPU,CPD 任意,数据输入端输入任意一组二进制数,令= 0,观察计数译码显示输出,予置功能是否完成,此后置1。 (3)加计数CR0,CPD

6、 1,CPU 接单次脉冲源。清零后送入10个单次脉冲,观察译码数字显示是否按8421码十进制状态转换表进行;输出状态变化是否发生在CPU 的上升沿。 (4)减计数CR0,CPU 1,CPD 接单次脉冲源。参照3)进行实验。 3、如图所示,用两片CC40192组成两位十进制加法计数器,输入1Hz连续计数脉冲,进行0099累加计数,记录之。 按图连接电路,令CPD=1,CR1=CR2=0,=1,当输入1HZ连续计数脉冲时,可观察到译码显示器由00-99累加计数,因此,该十进制加法计数器可正常工作。 加法计数输入脉冲数0123456789输出Q30000000011Q20000111100Q1001

7、1001100Q00101010101 减法计数4、将两位十进制加法计数器改为两位十进制减法计数器,实现由9900递减计数,记录之。按上图,令CPU 1,CR,=1,在CPD端接入HZ连续计数脉冲时,可观察到译码显示器由递减计数,因此,该两位十进制减法计数器功能正常。5、设计一个数字钟移位60进制计数器并进行实验。将十进制计数器的CPU 端接计数脉冲,端接入六进制计数器的CPU 端,经测试可实现累加计数。五、实验总结这次实验主要是测试验证一些常用的计数器的功能,让我真真正正的在实践中体会到了课本里的理论知识,由于课本上的知识太多,平时课间的学习并不能很好的理解和运用各个元件的功能,平时看课本时,有时问题老是弄不懂,做完实验后,那些问题就迎刃而解了。而且还可以记住很多东西。比如一些计数器的功能及其应用,通过动手实践让我们对各个元件映象深刻。所以在这次实验过程中,我了解了很多计数器的功能,并且对于其在电路中的使用有了更多的认识。通过实验,加强了我的动手、思考和解决问题的能力。总的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论