数字电子电路课程期末复习资料

1、数字电子电路期末复习资料一、数字电子电路的基础知识数字集成电路根据所用晶体管结构和工艺的不同，可以分为双极型集成电路和金属-氧化物-半导体（MOS）集成电路两大类。前者的主要器件是双极型晶体管；后者使用的主要器件是 MOS 场效应管。循环码又称格雷码。循环码的构成原则是：相邻两个代码之间仅有一位取值不同。循环码的特点是，在代码传输的过程中引起的误差小。在数字电路中,1 位二进制数码0 和 1 不仅可以表示数值的大小,也可以表示两种不同的逻辑状态。二、逻辑变量与逻辑代数反映事物逻辑关系的变量称为逻辑变量。与非运算是将变量A、 B 先进行与运算，再将与运算的结果求反得到。同或运算表示的逻辑关系是：

2、当两个输入变量A、 B 取值相同时，输出为1 ；取值相异时，输出为0。逻辑代数与、或、非三种基本逻辑运算。代入规则代入规则：在任何一个逻辑等式中，如果将等式两边出现的所有同一变量都用一个函数代替之，则等式依然成立。利用代入规则可以把基本公式推广为多变量的形式。反演规则反演规则：对于任意一个函数Y,如果将式中所有的与、或运算对换，0、1对换，原变量、反变量对换，就得到函数Y的反函数 Y。利用反演规则可以直接得到一个函数的反函数。对偶规则对偶规则：若两个函数式相等，则它们的对偶式也相等。对于任意一个函数 Y,如果将式中所有的与、或运算对换，0、1对换，就得到一个新的表达式Y', 丫和Y&#

3、39;互为对偶式。一个逻辑函数可以用逻辑表达式、真值表、逻辑图、波形图、卡诺图以及硬件描述语言来描述。逻辑图是用逻辑符号表示逻辑关系的图形表示方法。真值表转换成逻辑表达式真值表转换成逻辑表达式的一般步骤如下：（ 1）找出函数值为1 的变量取值组合，如表1-8 中的第行和第行。（ 2）将这些变量取值组合分别写成乘积项：变量取值为1 的写成原变量、为0 的写成反变量。第 行可写成 AB、第 行可写成A Bo（ 3）将各乘积项相加，即为表示该真值表功能的逻辑表达式Y= AB+A B。最简的与或式应该是包含的 “与” 项个数最少，且每个 “与” 项中所含的变量个数最少。最小项及其性质在一个逻辑函数 Y

4、=f （A, B, C）中，如果一个乘积项含有全部的变量A、B、C,且每个变量在乘积项中以原变量或以反变量的形式仅出现一次，那么，称这个乘积项是函数Y 的最小项最小项有如下性质：（ 1） 每个最小项只有一组变量取值使它的值为1 。 如最小项A BC 只有当 ABC 取值为001 时，最小项 A BC 的值为 1 ，其它变量取值情况下，其值均为0。（ 2）任意两个最小项的乘积为0。（ 3）全部最小项之和为1。（ 4）两个相邻的最小项之和可以合并成一项，并消去一对因子。卡诺图是一种最小项方格图，每一个小方格对应一个最小项，n 变量的逻辑函数有2n 个最小项。卡诺图化简逻辑函数的一般步骤是：（ 1

5、）根据变量数画出变量卡诺图。（ 2）作出函数卡诺图。（ 3）合并相邻项。（ 4）写出最简与-或表达式。在逻辑函数的卡诺图中，约束项用“ ”表示，可根据化简的需要，将其当“1 ”处理，或将其当“0”处理。卡诺图化简法直观方便，便于判断化简结果的准确性，但大于 4 变量逻辑函数的化简不太直观。三、电路硬件门电路的基础知识门电路中的半导体器件一般工作在开关状态。双极型以晶体二极管和三极管作为开关元件，单极型以MOS 管作为开关元件。两者相比，双极型晶体管集成电路工作速度高、驱动能力强、但功耗大、集成度低；MOS 集成电路集 成度高、功耗低。三极管输入高电平时三极管饱和导通，输入低电平时三极管截止。T

6、TL ( Transistor Transistor Logic )是晶体管晶体管逻辑电路，它是由双极型三极管组成的集成电路。TTL 与非门的电气特性包括静态特性和动态特性。静态特性包括电压传输特性、输入特性和输出特性：输入特性中包含输入伏安特性和输入负载特性，输出特性分输出高电平和低电平两种情况。TTL与非门静态特性包括电压传输特性三个参数：输出高电平Udh,输出低电平UOl和阈值电压UTH 。噪声容限指在保证输出高低电平在允许的变化范围内，输入电平允许的波动范围。TTL 与非门输出特性输入负载特性描述反相器输入电压随输入端外接电阻变化的关系。门电路的扇出系数表明门电路驱动同类门的个数。集电

7、极开路门又称 OC门，与典型的TTL与非门相比，输出级三极管的集电极开路了，故有集电极开路门之称。一般 TTL 门的输出只有两种状态：逻辑高电位和逻辑低电位。三态TTL 门除了输出逻辑高电位和逻辑低电位以外，还有第三种输出状态高阻(禁止)态。CMOS 电路功耗低、抗干扰能力强、电源电压适用范围宽、扇出能力强；TTL 电路延迟时间短、工作频率高。CMOS 电路多余输入端的处理：1)CMOS 电路多余输入端不能悬空；（ 2） 与门和与非门的多余输入端应接高电平；（ 3） 或门和或非门的多余输入端应接低（地）电平。TTL 电路多余输入端的处理：（1） TTL电路的输入负载特性说明输入端通过大电阻接地

8、或悬空相当于逻辑高电平；（2） 与门和与非门的多余输入端可通过大电阻接地、接高电平或悬空；（3） 或门和或非门的多余输入端应接低电平或接地。四、组合电路的基础知识组合逻辑电路和时序逻辑电路是组成数字电路的两大类电路。组合电路特点、功能及应用组合电路任何时刻的输出仅仅取决于该时刻输入信号的状态，与电路原来的状态无关。组合电路结构特点（4） 包含具有记忆（存储）功能的元件或电路。（5） 存在反馈回路。组合电路的分析就是根据给定的组合电路逻辑图，分析求解电路，找出在输入信号作用下电路输出信号的变化规律，进而说明组合电路的逻辑功能。编码器在数字电路中，用二进制代码表示某一信息的过程称为编码，实现编码功

9、能的电路称为编码器。根据n个变量可以组成2n个状态的原理，若对 N个输入信号进行编码，则N 2n十进制编码器是将十个输入信号编成对应的8421BCD码的电路。十进制编码器有十个输入信号I 0 I 9，四位二进制代码输出Y0 Y 3，因为四位二进制代码可以表示十六种状态。译码 是将二进制代码所表示的信息翻译出来，实现译码功能的电路称为译码器。译码是编码的逆过程。二进制译码器是将二进制代码翻译成对应输出信号的电路。根据n 个变量可以组成2n个状态的原理，若有n 个输入信号，N 个输出信号，则N 2n 。为了人们观察数字的需要，被翻译出来的信号需要直观地用数字显示出来。将译码器和显示器配合使用或直接

10、驱动显示器的译码器称为显示译码器。目前采用较多的是七段字符显示器或称七段数码管。数据选择器指能按需要从多个输入信号中选择一个送到输出端的电路。加法器 是实现两个二进制数相加运算的基本单元电路。半加器是实现两个一位二进制数相加的电路，全加器是实现两个一位二进制数和来自低位的进位信号三数相加的运算电路。全加器也称1 位加法器。设两个相同位的加数分别为Ai 和 Bi， 低位的进位信号为Ci-1，Si 为本位和，ci 为 进位。串行进位加法器：该电路结构简单，因为是串行连接，逐级完成运算，但工作速度较慢。超前进位加法器除了含有求和电路之外，在内部增加了超前进位的电路，目的是提高工作速度。五、时序逻辑电

11、路的基础知识时序逻辑电路的特点是：在任何时刻，电路的输出不仅取决于该时刻的输入，而且还 取决于电路原来的状态。时序逻辑电路通常包含两大部分：存储电路和组合逻辑电路。或非门组成的基本RS触发器简化特性表SRQn+1功能00Qn保持010置0101置111*0不允许注：0*表示触发器处于非定义状态与非门组成的基本RS触发器简化特性表SRQn+1功能00*1不允许011置1100置011Qn保持注：1*表示触发器处于非定义状态通常将有CP信号控制的触发器称作日钟触发器。同步RS触发器属于时钟触发器。同步RS触发器的简化特性表CPSRQn+1功能0XXQn保持100Qn保持1010置01101置111

12、1*1不允许注：1*表示触发器输出状态不确定主从JK触发器简化特性表CPJKQn+1功能XXXQn保持00Qn保持010置0101置111Qn翻转注：表示CP下降沿，x表示任意值边沿触发器又称作边沿触发的触发器。边沿触发器的种类较多，有维持阻塞型边沿触发器，有利用传输延迟时间的边沿触发器，还有利用CMOS传输门的边沿触发器等。它们有一个共同的特点，就是触发器的次态仅仅取决于时钟脉冲触发沿到达时刻的输入状态。时钟脉冲触发沿可以是上升沿或是下降沿。与主从结构触发器相比，抗干扰能力强是边沿触发器的显著优点。察特性表可以看出 Qn+1是S、R和Qn的逻辑函数，同时也是具有约束项的函数。利用 卡诺图法或

13、公式法，不难求出相应的逻辑函数式Qn+1 = S + RQnSR=0（约束条件）上式称为RS触发器的特性方程。状态转换图RS触发器的状态转换图比如说触发器的现态是 0,如果希望次态是1,那么只要满足转换条件 S=1, R=0,在 时钟脉冲的作用下将能实现转换。如果希望次态是0,那么只要满足转换条件 S=0, R=x,即R可以是0也可以是1,在时钟脉冲的作用下将能实现转换。JK触发器特性表JKQnQn+1功能0000保持00110100置001101001置110111101翻转1110观察特性表可以看出 Qn+1是J、K和Qn的逻辑函数。利用卡诺图法或公式法不难求出相应的逻辑函数式，即 JK触

14、发器的特性方程Qn+1 = JQn + KQn卜图是JK触发器的状态转换图。JK触发器的状态转换图D触发器特性表DQnQn+1功能000置0010101置1111观察特性表可以看出 Qn+1是D和Qn的逻辑函数。不难求出相应的逻辑函数式，即 D触发器的特性方程Qn+1 =D卜图是D触发器的状态转换图。D触发器的状态转换图T触发器。T触发器凡在时钟脉冲作用下，逻辑功能符合下表所示特性表的触发器称T触发器特性表TQnQn+1功能000保持011101翻转110从特性表可以看出，T触发器只有一个输入端 T,当T=0,触发器保持原状态，当 T=1,触发器翻转。根据特性表可以写出T触发器的特性方程Qn+

15、1 = TQn + T QnT触发器的状态转换图如下图所示。T触发器的状态转换图从逻辑功能的角度将触发器分为 RS触发器、JK触发器、D触发器和T触发器等四种类型， 并且介绍了逻辑功能的三种描述方法： 特性表、特性方程和状态转换图。 其中任一方法都能 全面的反映触发器的逻辑功能。同步时序电路的分析步骤一般如下：1 .写驱动方程。即根据给定的逻辑图，写出各触发器的输入函数式。2 .写状态方程。将驱动方程代入相应触发器的特性方程就可得到状态方程。3 .写输出方程。即根据给定的逻辑图，写出输出函数式。计数器和寄存器是典型的时序逻辑器件，应用非常广泛。寄存器的功能是存储数据， 移位寄存器除了可以存储数

16、据外，还可以实现数据的串行/并行转换或并行/串行转换、数据的处理和运算，也可以构成移位寄存器型计数器。计数器除了可以统计输入时钟脉冲的个数，还可以实现分频、定时、 产生顺序脉冲或序列脉冲。对于计数器和移位寄存器的中规模集成器件，应重点掌握其逻辑功能和应用。序列信号发生器的功能是能够在时钟脉冲CP 作用下， 周期性地产生一组串行数字信号。它既可以由计数器加组合电路实现，也可以由移位寄存器加组合电路实现。用已有的中规模集成计数器可以构成任意进制计数器，构成方法主要采用清零法，置数法，有时需要采用级联法。六、存储器及可编程器件的基础知识只读存储器的特点是内部存放的数据是永久性的，或是半永久性的，在正

17、常工作状态下， 只能将存储器中存放的数据读出，而不能随意地修改其中的内容。只读存储器属于非易失性存储器，即在电源断电的情况下，存储器存储的内容也不会丢失。可擦可编程只读存储器可以分为紫外线可擦可编程ROM （简称UVEPROM ） ，电可擦可编程ROM （简称EEPROM或E2PROM）和快闪存储器（Flash Memory）几种。它们的共 同特点是存储器存储的数据是由用户编程，而且可以将由用户存储的数据擦除，重新编程。随机存取存储器又称随机读写存储器，简称RAM 。 RAM 在工作时，可以随时对任何一个指定地址进行读操作或写操作。向RAM 中存储数据的操作称为写操作，从RAM 中调出数据的操

18、作称为读操作。从RAM 中读取数据时，其中的内容不会被破坏。但是RAM 属于易失性存储器，即当电源关断后，RAM 中存储的数据就会立即丢失。RAM 可以分为静态RAM （ SRAM ）和动态RAM （ DRAM ）两大类。静态RAM 用触发器作为存储元件，只要不断电，存储的数据就能一直保存。动态RAM 用电容作为存储元件，由于电容存在漏电流，因此存储的数据不能保持长久，需要附加的刷新电路定时给电容补充泄漏的电荷，以保证不丢失存储的数据。静态RAM 的优点是速度快，动态RAM 的优点是集成度高，两者适用于不同的场合。七、555定时器的基础知识及应用555定时器是一种多用途的数模混合集成电路，利用555定时器可以构成各种脉冲信号的产生和整形电路。555定时器的功能表输入输出Rd高触发端TH(川1)低触发端TR (ui2