第3章 存储器(楼俊君)

1、1第第3 3章章存储存储器器2微型计算机中存储器的作用微型计算机中存储器的作用存存储储器器M MI/O接接口口输输入入设设备备II/O接接口口数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 AB输输出出设设备备OCPU外部存储接口外部存储设备3本章主要内容 微型机的微型机的存储系统、分类及其特点存储系统、分类及其特点 半导体存储芯片的半导体存储芯片的外部特性外部特性及其及其与系统的连与系统的连接接 存储器扩展存储器扩展技术技术 高速缓存高速缓存43.13.1 存储器概述存储器概述主要内容：n存储器的存储器的类型类型n存储器的存储器的性能指标性能指标n存储器的存储器的分级结构分级结

2、构5存储器的类型n按工作时与按工作时与CPU联系密切程度分类，可分联系密切程度分类，可分为主存和辅存，或称为内存和外存。为主存和辅存，或称为内存和外存。n按存储器读按存储器读/写方式分类，可分为随机存储写方式分类，可分为随机存储器器RAM和只读存储器和只读存储器ROM 。n随机存储器中任何存储单元都能随机读随机存储器中任何存储单元都能随机读/写，写，即存取操作与时间、存储单元的物理位置即存取操作与时间、存储单元的物理位置顺序无关。顺序无关。n只读存储器中存储的内容是固定不变的，只读存储器中存储的内容是固定不变的，联机工作时只能读出不能写入。联机工作时只能读出不能写入。6两大类内存、外存n内存/

3、主存存放存放当前运行的程序和数据。运行的程序和数据。n特点：存取速度：存取速度快、容量小、随机存取、CPU可直接访问。n材料：通常由半导体存储器构成。n分类：RAM、ROM。n外存/辅存存放存放非当前使用的程序和数据。使用的程序和数据。n特点：存取速度：存取速度慢、容量大、顺序存取/块存取、需调入内存后 CPU才能访问。n材料：通常由磁、光存储器构成，也可以由半导体存储器构成。n分类：磁盘、磁带、CD-ROM、DVD-ROM、固态盘、U盘。7存储器的性能指标n存储容量：存储容量是存储器的一个重要指标，指存存储容量：存储容量是存储器的一个重要指标，指存储器容纳二进制信息的总量。储器容纳二进制信息

4、的总量。n存取时间：存取时间通常用来衡量存取速度，是指从存取时间：存取时间通常用来衡量存取速度，是指从启动一次存储器操作到完成该操作经历的时间。启动一次存储器操作到完成该操作经历的时间。 n可靠性：可靠性指在规定的时间内，存储器无故障读可靠性：可靠性指在规定的时间内，存储器无故障读/写的概率，通常用平均无故障时间来衡量存储器的可写的概率，通常用平均无故障时间来衡量存储器的可靠性靠性MTBF（mean time between failures）。）。 n功耗：功耗反映存储器件耗电的多少，同时也反映了功耗：功耗反映存储器件耗电的多少，同时也反映了存储器件发热的程度。存储器件发热的程度。 8现代微

5、机系统的存储器分级结构现代微机系统的存储器分级结构存储器是用来存储信息的部件。存储器是用来存储信息的部件。存储器的存储器的三级三级结构结构:nCache容量小容量小(几百几百KB）,速度与速度与CPU相当相当n主存主存容量大（容量大（256MB512MB) ，速度比，速度比Cache慢慢n外存外存容量大容量大(4080GB），速度慢），速度慢9为什么需要高速缓存？为什么需要高速缓存？nCPU工作速度与内存工作速度不匹配n例如，例如，800MHz的的PIII CPU的一条指令执的一条指令执行时间约为行时间约为1.25ns，而，而133MHz的的SDRAM存取时间为存取时间为7.5ns，即，即83

6、%的时间的时间CPU都都处于等待状态，运行效率极低。处于等待状态，运行效率极低。n解决办法：解决办法：nCPU插入等待周期插入等待周期降低了运行速度；降低了运行速度；n采用高速采用高速RAM成本太高；成本太高；n在在CPU和和RAM之间插入高速缓存之间插入高速缓存成本成本上升不多、但速度可大幅度提高。上升不多、但速度可大幅度提高。10存储器的层次结构 微机拥有不同类型的存储部件微机拥有不同类型的存储部件(多层多层/多级多级结构结构)，由上至下容量越来越大，但速度越来越慢。由上至下容量越来越大，但速度越来越慢。寄存器寄存器堆堆高速高速缓存缓存主存主存储器储器联机联机外存外存储器储器脱机脱机外存外

7、存储器储器快慢小大容量速度CPU内核内核113.2 3.2 随机存取存储器随机存取存储器RAMRAMn半导体存储器由能够表示二进制数半导体存储器由能够表示二进制数“0”和和“1”的、具有记忆功能的一些半导的、具有记忆功能的一些半导体器件组成。如体器件组成。如触发器、触发器、MOS管的栅极管的栅极电容等。电容等。n能存放能存放1位二进制数的器件称为一个二进制数的器件称为一个存存储储元元。n若干若干存储元（存储元（多位多位）构成一个）构成一个存储存储单元单元。12内存内存/主存储器的分类主存储器的分类n内存内存/主存主存储器储器随机存取存储器随机存取存储器Random Access Memory

8、（RAM） 特性：特性：能读能写、挥发能读能写、挥发 作用：作用：存放编写的程序和数据存放编写的程序和数据只读存储器只读存储器Read Only Memory （ROM） 特性：特性：只能读不能写、不挥发只能读不能写、不挥发 作用：作用：存放固定的程序和数据存放固定的程序和数据13随机存取存储器（随机存取存储器（RAM）特点及分类特点及分类RAM静态静态存储器存储器Static RAM(SRAM) 组成：组成：双稳态触发器存储双稳态触发器存储1/0信息信息 特点特点: 存取较快存取较快功耗较小功耗较小价格较便宜价格较便宜动态动态存储器存储器Dynamic RAM (DRAM) 组成：组成：电容

9、充放电存储电容充放电存储1/0信息信息 特点特点: 集成度高集成度高功耗低功耗低价格便宜价格便宜双极型双极型RAMMOS型型RAM特点特点: 存取快存取快驱动强驱动强集成度低集成度低功耗大功耗大价格高价格高组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失EDO SDRAMDDRRAMBUS.14半导体存储器芯片的结构-典型的典型的RAM的示意图的示意图15(1) 存储体存储体n一个一个基本存储电路基本存储电路只能存储一个二进制位。只能存储

10、一个二进制位。n将基本的存储电路有规则地组织起来，就是将基本的存储电路有规则地组织起来，就是存储体。n存储体存储体又有不同的又有不同的组织形式：-将各个字的将各个字的同同1 1位位组织在一个芯片中，组织在一个芯片中， 如：如：8118 8118 16K16K* *1 1（DRAMDRAM）-将各个字的将各个字的 4 4位位 组织在一个芯片中，组织在一个芯片中， 如：如：2114 2114 1K1K* *4 4 （SRAMSRAM） -将各个字的将各个字的 8 8位位 组织在一个芯片中，组织在一个芯片中， 如：如：6116 6116 2K2K* *8 8 （SRAMSRAM）。）。 (2) 外围

11、控制电路外围控制电路 地址译码器地址译码器、I/O电路电路、片选控制端、片选控制端CS 、输出缓冲、输出缓冲器器等等16n单单译码方式译码方式n双双译码方式译码方式译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元单单译码译码行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元双双译码译码-可简化芯片设可简化芯片设计计地址译码电路的地址译码电路的译码方式译码方式- -以以6 6根根地址线为例地址线为例173.2.1 3.2.1 静态存储器（静态存储器（SRAMSRAM）n材料：材料：用用双稳态触发器双稳态触发器存储信息。存储信息。n特点：速度快

12、（速度快（5ns）、不需刷新、外围电路比较）、不需刷新、外围电路比较 简单、但集成度低简单、但集成度低(存储容量小，约存储容量小，约1Mbit/片片)、 功耗大。功耗大。n应用：应用：在在PC机中，机中，SRAM被广泛地用作被广泛地用作高速缓冲高速缓冲 存储器存储器Cache。n容量与地址线数关系：容量与地址线数关系： 对对容量容量=M*N的的SRAM芯片，其芯片，其地址线数地址线数=2M；数据线数数据线数=N。 反之，若反之，若SRAM芯片的芯片的地址线数为地址线数为K，则可以推断则可以推断其单元数为其单元数为2K个个。 18 Q1、Q2 组成一个组成一个R-S触发器触发器， Q3、 Q4

13、作为负载电阻，作为负载电阻， Q5、 Q6 作为控制门作为控制门（X向译码）向译码）。 注意注意：若双向译码，还需增加若双向译码，还需增加Q7、 Q8 作为控制门作为控制门（Y向译码）。向译码）。19典型典型SRAM芯片芯片 Intel CMOS RAM芯片芯片 2114611662326264621286225662512 (1K 4 2KB 4KB 8KB 16KB 32KB 64KB) 其中其中 6264容量容量=8KB=8K 8=213 8=（29 24 ） 8 说明：13根根地址线地址线(9根根X向，向，4根根Y向向)， 8根根数据线数据线， 还需还需片选线片选线、读写线读写线和和电

14、源线电源线。 下面将介绍下面将介绍6264芯片芯片n 主要引脚功能主要引脚功能n 工作时序工作时序n 与系统的连接使用与系统的连接使用2021SRAM 6264芯片芯片逻辑符号6264 A12-A0CS1CS2D7-D0OEWE138226264芯片的主要引线n地址线：地址线： A0A12n数据线：数据线： D0 D7n输出允许信号：输出允许信号：OEn写允许信号：写允许信号： WEn选片信号：选片信号： CS1、CS2 (一般一般CS2 =1)236264的工作方式和工作过程方式方式 操操 作作 0 0 0 非法非法 不允许不允许WE与与OE同时为低电平同时为低电平 0 1 0 读出读出 从

15、从RAM中读出数据中读出数据 0 0 1 写入写入 将数据写入将数据写入RAM中中 0 1 1 选中选中 6264内部内部I/O三态门均处于高三态门均处于高阻阻 1 未选中未选中 6264内部内部I/O三态门均处于高三态门均处于高阻阻 工作方式表工作方式表OEWECS124 存储器读时序图WE为高电平为高电平 有效数据有效数据 指定地址指定地址25 存储器写时序图 有效数据有效数据 指定地址指定地址A0-A12(A19)268086/8088读周期时序一个总线周期CLKA19 / S6A16 / S3状态输出地址输出数据输入地址， 输出BHE1S/BHEAD15AD0ALEIOM/低为I/O读

16、,高为存储器读RDRDT/DENT1T2T3T4MEMR或IOR278086/8088写周期时序MEMW或IOW286264芯片与系统的连接-类比居民小区寻找10- 508A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路D0D7 低位地低位地址信号址信号A13 6264(1)8088系统系统A19D0D7+5V8086/8088最大模式最大模式/最小模式最小模式系统总线系统总线存储总线存储总线6264(n)Y0Yn 内存内存片外片外地址地址片内片内地址地址片内片内地址地址片外片外地址地址高位地高位地址信号址信号29译码电路n 作用作用: 将输入的一组二进制编码变换为一个

17、特定将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于过变换，产生一个有效的控制信号，用于选中某某一个存储器芯片，从而确定该存储器芯片在内存一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。中的地址范围。n组成组成: 它可用它可用普通的逻辑芯片或或专门的译码器实实现。现。n存储器地址译码方法存储器地址译码方法: 根据存储器的片选信号译码（1）线选法）线选法: 从高位选择几条地址线从高位选择几条地址线（2）全地址译码法）全地址译码法: 高位全部参加译码高位全部参加译码（3）部分地址译码

18、）部分地址译码: 高位地址线部分参加译码高位地址线部分参加译码30 （2）部分译码）部分译码 用片内寻址外的高位地址的一部分用片内寻址外的高位地址的一部分译码产生片选信号。译码产生片选信号。 部分译码部分译码优点优点是较全译码简单，但是较全译码简单，但缺点缺点是存在地址是存在地址重叠区。重叠区。 （3）线选法）线选法 高位地址线不经过译码，直接（或经高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地反相器）分别接各存储器芯片的片选端来区别各芯片的地址。址。 它的它的优点优点是电路最简单是电路最简单, 但但缺点缺点是是也会造成地址重叠，也会造成地址重叠，且各芯片地

19、址不连续。且各芯片地址不连续。31全地址全地址译码译码 用全部的高位地址信号作为译码信号，使得存储器用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。芯片的每一个单元都占据一个唯一的内存地址。 存储器存储器芯片芯片译译码码器器低位地址全部高位地址全部地址片选信号A0Ax_CS 存储器存储器芯片芯片_CS32全地址全地址译码译码例例6264芯片的地址范围：芯片的地址范围： A19A13 A12A0 A19A13 A12A01111000000 1111000111 = F0000 H F1FFF H_OEA19A18A17A16A15A14A13&1A

20、12A0D7D0高位地高位地址线址线全全部部参加参加译码译码6264A12A0D7D01_CS_WE01111100033部分地址部分地址译码译码 用用部分部分高位地址高位地址信号（信号（而而不是不是全部全部）作为译码信号，）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。使得被选中得存储器芯片占有几组不同的地址范围。 存储器存储器芯片芯片译译码码器器低位地址部分部分高位地址全部地址片选信号A0Ax_CS 存储器存储器芯片芯片部分译码较全译码简单，但存在地址重叠区地址重叠区。34部分地址部分地址译码译码例例n同一物理存储器占用两组地址：同一物理存储器占用两组地址： F0000HF1

21、FFFH B0000HB1FFFH A18不参与译码不参与译码（ A18=1/0=x）A19A17A16A15A14A13&1到6264CS100011110A19A18 A17A13 A12A0 1 1/0 1 1 0 0 0 0 0 1 135使用译码器的应用举例使用译码器的应用举例n将将SRAM 6264芯片与系统连接，使其地址范围为：芯片与系统连接，使其地址范围为：38000H39FFFH和和78000H79FFFH。n选择使用选择使用74LS138译码器译码器构成译码电路构成译码电路 Y0G1 Y1G2 A Y2G2 B Y3Y4A Y5B Y6C Y7片选信号输出译码允许信

22、号地址信号（接到不同的存储体上）（接到不同的存储体上）74LS13874LS138逻辑图：逻辑图：3674LS138的真值表（注意：注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C)1 11 11 11 11 11 11 11 1X X X X X X 其其 他他 值值01 11 11 11 11 11 11 11 1 1 1 0 01 101 11 11 11 11 11 11 1 0 1 0 01 11 101 11 11 11 11 11 0 1 1 0 01 11 11 101 11 11 11 11 0 0 1 0 01 11

23、 11 11 101 11 11 10 1 1 1 0 01 11 11 11 11 101 11 10 1 0 1 0 01 11 11 11 11 11 101 10 0 1 1 0 01 11 11 11 11 11 11 100 0 0 1 0 0Y7Y6Y5Y4Y3Y2Y1Y0C B AG1 G2A G2B37应用举例(续):D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0下图中A18不参与译码，故6264的地址范围为：6264138CPU系统系统1000001110/11/00Y7

24、 可接其它可接其它存储芯片存储芯片A19A18 A17A13 A12A00 0/1 1 1 1 0 0 0 0 1 138线选地址线选地址译码译码 高位地址线高位地址线不经过译码不经过译码，直接直接（或（或经反相器经反相器）分）分别接各存储器芯片的片选端来区别各芯片的地址。别接各存储器芯片的片选端来区别各芯片的地址。 存储器存储器芯片芯片低位地址高位地址全部地址片选信号A0Ax_CS 存储器存储器芯片芯片也会造成地址重叠，且各芯片地址不连续。39全译码示例全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全

25、全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A1340部分译码示例部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH41线选译码示例线选译

26、码示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切记： A14 A1300的情况不能出现00000H01FFFH的地址不可使用423.2.23.2.2动态随机存储器动态随机存储器DRAM 材料：材料：DRAM是靠是靠MOS电路中的电路中的栅极电容栅极电容来来存储信息的。由于电容上的电荷会逐渐泄漏，需存储信息的。由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失要定时充电以维持存储内容不丢失(称为称为动态刷新动态刷新)，

27、所以所以DRAM需要设置需要设置刷新电路刷新电路，相应外围电路就，相应外围电路就较为复杂较为复杂。 刷新定时间隔：刷新定时间隔：一般为几一般为几ms 特点：特点：是集成度高（存储容量大，可达是集成度高（存储容量大，可达1Gbit/片片以上），功耗低，但速度慢（以上），功耗低，但速度慢（10ns左右），需要刷新。左右），需要刷新。 应用：应用：非常广泛，如微机中的非常广泛，如微机中的内存条内存条、显卡上的、显卡上的显存显存几乎都是用几乎都是用DRAM制造的。制造的。 注意注意：DRAM与与SRAM的异同的异同43n数据以电荷形式存于电容器上，数据以电荷形式存于电容器上，三极管作为开关。三极管作为

28、开关。 n （1）写入时）写入时，行选择线为，行选择线为 1 ，Q导通，导通，C充电充电/放电；放电； （2）读出时读出时，行选择线为，行选择线为 1 ，电容电容C上电荷通过上电荷通过Q送到数据线送到数据线上，经放大，送出；上，经放大，送出； （3）需刷新，需刷新，逐行进行（行选1时选中，内部进行，刷新放刷新放大器大器读出再重写C，不改变C原来状态）。刷新周期通常为2ms8ms，刷新电路做在片外/片或模块内 DRAM的存储电路X向地址选择线向地址选择线Y向地址选择线向地址选择线数据线（读出数据线（读出/写入）写入）44n常见常见DRAM的的种类：种类：(1) SDRAM它在它在1个个CPU时钟

29、周期内可完成数据的时钟周期内可完成数据的访问和刷新，即可与访问和刷新，即可与CPU的时钟同步工作。的时钟同步工作。SDRAM的工作频率目前最大可达的工作频率目前最大可达150MHz，存取时间约为，存取时间约为510ns，最大数据率为最大数据率为150MB/s。(2) RDRAM由由Rambus公司所开发的高速公司所开发的高速DRAM。其其最大数据率可达最大数据率可达1.6GB/s。(3) DDR DRAM是对是对SDRAM的改进，它在时钟的的改进，它在时钟的上升沿和下降沿都可以传送数据，其上升沿和下降沿都可以传送数据，其数据率可达200800 MB/s。 nRAM的的3个个特性：(1) 可读可

30、写 非破坏性读出，写入时覆盖原内容。非破坏性读出，写入时覆盖原内容。(2) 随机存取 存取任一单元所需的时间相同。存取任一单元所需的时间相同。(3) 易失性（挥发性） 当断电后，存储器中的内容立当断电后，存储器中的内容立即消失。即消失。45典型DRAM芯片2164An常见DRAM有4116(16K1)和2164(64K1)等n容量=64K1位位=2161 =(2828)1 =(256256)1n采用采用行地址X和和列地址Y 双方向译码来确定一个单元；来确定一个单元；n行地址、列地址分时传送，共用一组地址线A0A7；n地址线的数量仅仅 为同等容量为同等容量SRAM 芯片的芯片的一半。行行地地址址

31、10001 0 0 0列地址列地址462164A引脚与逻辑符号A7A0RASCASDINDOUTWE12345678NCDINWERASA0A2A1VDD161514131211109A7A5A4A3A6DOUTCASVSSCASRASWEA7A0VDDVSS地址输入列地址选通行地址选通写允许5V地847主要引线nRAS：行地址选通行地址选通信号，用于锁存信号，用于锁存行地址行地址；nCAS：列地址选通列地址选通信号，用于锁存信号，用于锁存列地址列地址。 地址总线地址总线A0A7上上先送上行地址行地址A0A7 ，后送上列地址列地址A8A15 ，它们分别在，它们分别在RAS和和CAS有效期间被锁

32、有效期间被锁存在存在(X/Y方向方向)地址锁存器中。地址锁存器中。 对比：SRAM情况情况- -省线n nDIN： 数据输入数据输入nDOUT：数据输出数据输出WE=0 -数据写入数据写入WE=1 -数据读出数据读出WE：“写允许写允许”信号对比：对比：SRAM中情况 写入 WE=0 读出读出 OE=0对比：对比：SRAM中情况 输入输入/输出合用输出合用1根根D48三种操作(1) 数据数据读出(2) 数据数据写入(3) 刷新：将存放于每位中的：将存放于每位中的信息读出再照原样写入原单元的过程的过程 49DRAM读时序R:行行(RAW)地址地址C:列列(Column)地址地址=1 50DRAM

33、 2164的读周期的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开有效，开始传送行地址始传送行地址n随后，列地址选通信号随后，列地址选通信号CAS*有有效，传送列地址，效，传送列地址，CAS*相当于相当于片选信号片选信号n读写信号读写信号WE*读有效读有效n数据从数据从DOUT引脚输出引脚输出51DRAM 2164的写周期的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASR

34、TRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开始有效，开始传送行地址传送行地址n随后，列地址选通信号随后，列地址选通信号CAS*有效，有效，传送列地址传送列地址n读写信号读写信号WE*写有效写有效n数据从数据从DIN引脚进入存储单元引脚进入存储单元52DRAM 2164的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新n行地址选通行地址选通RAS*有效，传送行有效，传送行地址地址n列地址选通列地

35、址选通CAS*无效，没有列无效，没有列地址地址n芯片内部实现一行存储单元的刷芯片内部实现一行存储单元的刷新新n没有数据从输入输出没有数据从输入输出n存储系统中所有芯片同时进行刷存储系统中所有芯片同时进行刷新新nDRAM必须每隔固定时间就刷新必须每隔固定时间就刷新533.3 3.3 只读存储器（ROM）n只读只读存储器存储器ROM (固定或固定或掩模掩模ROM)PROM (一次性可编程一次性可编程ROM)EPROM (可擦除可编程可擦除可编程ROM)EEPROM 或或 E2PROM (可电擦除可编程可电擦除可编程ROM 字节、页字节、页 )Flash ROM (闪存闪存ROM 整片整片、块块 )

36、n只读存储器只读存储器ROM因其具有掉电后信息不丢失的特点，故一般用于存放因其具有掉电后信息不丢失的特点，故一般用于存放一些固定的程序如监控程序、一些固定的程序如监控程序、BIOS程序等。程序等。 54掩膜ROM： 信息制作在芯片中，不可更改信息制作在芯片中，不可更改 PROM： 允许一次编程，此后不可更改允许一次编程，此后不可更改 EPROM： 用紫外光擦除，擦除后可编程；用紫外光擦除，擦除后可编程； 并允许用户多次擦除和编程并允许用户多次擦除和编程EEPROM (E2PROM)：采用加电方法在线进采用加电方法在线进 行擦除和编程，也可多次擦写行擦除和编程，也可多次擦写Flash Memor

37、y (闪存)：能够快速擦写的能够快速擦写的 EEPROM，但只能按块（，但只能按块（Block）擦除）擦除ROM ROM 种类种类553.3.1 3.3.1 可擦编程只读可擦编程只读EPROMEPROM特点：特点：n可多次编程写入；可多次编程写入；n掉电后内容不丢失；掉电后内容不丢失；n内容的擦除需用紫外线擦除器。内容的擦除需用紫外线擦除器。典型的典型的EPROM芯片有：芯片有：2716(2K8)、 2732 (4K8) 、 2764 (8K8)、 27128 (16K8)、 27256 (32K8) 、27512 (64K8)等等56EPROM2764芯片引脚及内部结构57EPROM 276

38、4的主要引脚n8K8bit芯片，其引脚与芯片，其引脚与SRAM 6264完全兼容完全兼容n主要引脚主要引脚: 地址信号：地址信号：A0 A12 数据信号：数据信号：D0 D7 输出信号：输出信号：OE 片选信号：片选信号：CE 编程脉冲输入：编程脉冲输入：PGM 编程电压编程电压: VPP582764的工作方式数据数据读出读出 - 在在正常工作电路正常工作电路中中编程写入编程写入 - 在专门的在专门的写入器写入器中中擦除擦除 - 在专门的在专门的擦除器擦除器中中标准标准编程方式编程方式快速快速编程方式编程方式 其中其中编程写入的特点编程写入的特点: 每出现一个编程负脉冲每出现一个编程负脉冲就写

39、入一个就写入一个字节数据字节数据工作方式工作方式59方式A9A0VPPVCC数据端功能读读低低高VCC5 V数据输出数据输出输出禁止低高高VCC5 V高阻备用高VCC5 V高阻编程编程低高低12.5VVCC数据输入数据输入校验校验低低高12.5VVCC数据输出数据输出编程禁止高12.5VVCC高阻标识符 低 低 高 高低高VCCVCC5 V5 V制造商编码器件编码引脚CEOEPGM2764A的工作方式选择表602764A编程波形波形地址数据VPPCEPGMOE45ms地址稳定编程校验太宽使编程时间长,且芯片功耗大TMS27C040仅100s6180888088系统与系统与27642764EPR

40、OMEPROM和和62646264SRAMSRAM的连接的连接Vcc思考思考: : 请同学们自己计算请同学们自己计算8片存储芯片的地址片存储芯片的地址623.4 3.4 存储器与存储器与CPUCPU的接口技术的接口技术 nCPU与存储器连接时，数据总线、地址总线和与存储器连接时，数据总线、地址总线和控制总线都要连接。在连接时需注意以下问题：控制总线都要连接。在连接时需注意以下问题：nCPU总线时序与存储器的读写时序总线时序与存储器的读写时序nCPU总线的负载能力总线的负载能力n存储器结构的选定存储器结构的选定n存储器的扩展存储器的扩展63存储器扩展技术扩展技术位位扩展扩展 扩展每个存储单元的位

41、数扩展每个存储单元的位数 (扩展扩展宽度宽度)字字扩展扩展 扩展存储单元的个数扩展存储单元的个数 (扩展扩展长度长度)字位字位扩展扩展 两者的综合两者的综合 (扩展扩展宽度宽度和和长度长度) 用多片存储芯片构成一个需要的内存空间，它用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅们在整个内存中占据不同的地址范围，任一时刻仅有有1片（或片（或1组）被选中。组）被选中。 假设扩展同种芯片，则需要的芯片假设扩展同种芯片，则需要的芯片 ： 总片数总容量总片数总容量/ /（容量（容量/ /片）片） 位扩展位扩展字扩展字扩展字位扩展字位扩展64位扩展n存储器芯片的存储容

42、量等于的存储容量等于M N ： 单元数单元数M（=2K） 每单元的位数每单元的位数Nn当构成内存的当构成内存的存储芯片的字长 内存单元的字长时，就要进行时，就要进行位扩展，使每个单元的字长满足，使每个单元的字长满足要求。要求。n8088/8086的内存单元的字长的内存单元的字长=8/16。字节数字节数字长字长位扩展位扩展652114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE10441例例1: 1: 把两片SRAM 2114,其容量=1K4=210 4 扩展为1KB=1K 8 (1) 多个位扩充的存储芯片的数据线连接于系统数多个位

43、扩充的存储芯片的数据线连接于系统数据总线的不同位数据总线的不同位数, 其它连接都一样其它连接都一样; (2) 这些芯片应被看作是一个整体这些芯片应被看作是一个整体, 常被称为常被称为“芯片芯片组组”,它们应同时选中它们应同时选中,一起进行读或写一起进行读或写.两个两个芯片芯片可看可看作为作为一个一个整体整体的的“芯芯片组片组”66位扩展例2：用用8片容量为片容量为64K x 1的的2164A芯片构成芯片构成 64KB = 64K x 8存储器存储器, 64K x 1的的2164A 芯片需芯片需8片片 构成构成64K x 8=64KB2164A（1）DBABD0D1D7A0A7MEMW行选行选列

44、选列选A0A15D0D7A0A7A0A7A0A7 A8A15A0A7 A8A15WERASCASA0A7 A8A15 2164A（2）2164A（8） 一个一个整体整体的的“芯片组芯片组”LS158二选一二选一如何实现？如何实现？67DRAM控制器结构68位扩展方法总结： n位扩展方法：位扩展方法： 将每片的地址线、控制线将每片的地址线、控制线并联，数据，数据线线分别引出。n位扩展特点：位扩展特点： 存储器的存储器的单元数不变，位数增加。位扩展位扩展69字扩展n特点: 地址空间的扩展。芯片每个单元中的地址空间的扩展。芯片每个单元中的字长满足，字长满足，但单元数不满足。n扩展原则： 每个芯片的地

45、址线、数据线、控制线每个芯片的地址线、数据线、控制线并联，仅片选端，仅片选端分别引出分别引出，以实现每个芯，以实现每个芯片占据不同的地址范围。片占据不同的地址范围。注意：注意：实际上前面讲授SRAM扩展时已介绍了字扩展字扩展70字扩展例例n用用两片1KB=1K8位位=210 8位的位的SRAM芯片芯片构成容量为构成容量为2KB=2K8位的存储器位的存储器片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000两芯片不同时两芯片不同时选中选中,不会同不会同时工作时工作1K81K8总容量2K871字位字位扩展n根据内

46、存容量及芯片容量确定所需存根据内存容量及芯片容量确定所需存储芯片数；储芯片数；n进行进行位扩展扩展以满足字长要求；以满足字长要求；n进行进行字扩展扩展以满足容量要求。以满足容量要求。n若已有存储芯片的容量为若已有存储芯片的容量为LK，要构要构成容量为成容量为M N的存储器，需要的的存储器，需要的芯片芯片数数为：为： (M N) / (LK) =（M / L） （N / K）即即 总片数总容量总片数总容量/ /（容量（容量/ /片）片）= = 字扩展倍数字扩展倍数 位扩展倍数位扩展倍数 字位扩展字位扩展72字位字位扩展扩展例n用4K1位=2121的芯片组成16KB =2148的存储器。n扩成4K

47、B 8片n再扩成16KB 4*8=32片 (=16K8 / 4K1)n地址线需14根（A0-A13），其中12根（A0-A11）用于片内寻址，2根（A12，A13）用于片选译码。连接图。 n注意:以上的例子中所需的地址线数并未从系统整体上考虑。 在实际系统中，总线中的地址线数往往要多于所需的地址线数，这时除片内寻址的低位地址线(即片内地址线)外，剩余的高位地址线一般都要用于片选译码。 73例例: 某半导体存储器总容量某半导体存储器总容量4K8。其中固化区。其中固化区2K字节，选用字节，选用EPROM芯片芯片2716（2K8）；工）；工作区作区2K字节，选用字节，选用SRAM芯片芯片2114（1

48、K4）。）。解：解： 先确定所需芯片数：固化区先确定所需芯片数：固化区2K8，需，需2716一块；工作区一块；工作区2K8，2块块2114拼接为一拼接为一组容量为组容量为1K8，需，需2组，共组，共4块块2114。见下图。见下图。 存储器总容量为存储器总容量为4K8，共，共12条地址线条地址线A0A11，8条数据线，各存储器芯片的地址分条数据线，各存储器芯片的地址分配和片选逻辑如下表。配和片选逻辑如下表。74758088系统中存储器的连接使用方法系统中存储器的连接使用方法存储器与8088系统总线的连接要点：n存储器的地址范围？ 根据要求的地址范围可确定用哪几根地址线进行片根据要求的地址范围可确

49、定用哪几根地址线进行片选，哪几根地址线做片内寻址以及如何进行片选译码。选，哪几根地址线做片内寻址以及如何进行片选译码。n系统总线上与存储器有关的信号线有哪些？ 熟悉与存储器有关的总线信号和存储芯片引脚的熟悉与存储器有关的总线信号和存储芯片引脚的功能。n译码电路的构成（译码器的连接方法） 系统地址空间一般比存储芯片的容量大（即总线系统地址空间一般比存储芯片的容量大（即总线中的地址线数多于存储芯片的地址线数），物理内存中的地址线数多于存储芯片的地址线数），物理内存实际只占用系统地址空间的一小块区域。把物理内存实际只占用系统地址空间的一小块区域。把物理内存分配到系统地址空间的哪一块区域，取决于如何进

50、行分配到系统地址空间的哪一块区域，取决于如何进行地址译码。地址译码。76n8088系统中存储器连接涉及到的总线信号包括：n地址线: A19-A0n数据线: D7-D0 (注意：注意：8086为为: D15-D0 )n控制线: 存储器读信号存储器读信号MEMR 存储器写信号存储器写信号MEMWn需要考虑的存储芯片引脚n地址线: An-1-A0： 接地址总线的接地址总线的An-1-A0n数据线: D7-D0： 接数据总线的接数据总线的D7-D0n片选线: CS(CE) (可能有多根可能有多根)： 接地址译码器的片选输出接地址译码器的片选输出Ym-Y0n控制线: 输出允许输出允许OE(即读出允许即读

51、出允许) 接接MEMR 写入允许写入允许WE： 接接MEMW77*补充：8086的16位存储器接口n数据总线为16位，但，但存储器按按8位进行编址进行编址- 用用两个两个8位的位的存储体(BANK)构成构成16位位BANK1奇数奇数地址BANK0偶数偶数地址D15-D0D7-D0D15-D8A19-A0译码器控制信号体选信号和读写控制如何产生？如何产生？如何连接？如何连接？78*8086的16位存储器接口n读写数据有以下读写数据有以下几种情况几种情况：n读写从偶数地址开始的读写从偶数地址开始的16位的数据位的数据n读写从奇数地址开始的读写从奇数地址开始的16位的数据位的数据n读写从偶数地址开始的读写从偶数地址开始的8位的数据位的数据n读写从奇地址开始的读写从奇地址开始的8位的数据位的数据n8086读写读写16位位数据的特点数据的特点：n读读16位数据时会读位数据时会读两次两次，每次，每次8位。位。n读高字节时读高字节时BHE=0，A0=1；n读低字节时读低字节时BHE=1，A0=0n每次只使用数据线的一半：每次只使用数据线的一半：D15-D8 或或 D7-D0n写写16位数据时位数据时一次一次写入。写入。nBHE和和A0同时为同时为0n同时使用全部数据线同时使用全部数据线D15D079*8086的16位存储器接口n两种译码方法两种译码方