六十进制计数器的设计(VHDL)_第1页
六十进制计数器的设计(VHDL)_第2页
六十进制计数器的设计(VHDL)_第3页
六十进制计数器的设计(VHDL)_第4页
六十进制计数器的设计(VHDL)_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实验六 六十进制计数器的设计一、实验目的1进一步掌握VHDL语言中元件例化语句的使用2通过本实验,巩固利用VHDL语言进行EDA设计的流程二、实验原理1先分别设计一个六进制和十进制的计数器,并生成符号文件2利用生成的底层元件符号,设计六十进制计数器顶层文件三、实验步骤(略)四、实验结果实验八 六十进制计数器的设计六进制计数器源程序cnt6.vhd:十进制计数器源程序cnt10.vhd:设计两输入端与门元件:将要使用的元件包装入库:顶 层 文 件 的 设 计方法一:六十进制计数器的顶层文件原理图CNT60TOP.gdf方法二:使用元件例化语句设计的六十进制计数器源程序cnt60top.vhd:

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论