转发数电课件集成逻辑门

1、数字电子技术基础第 3 章集成逻辑门3.1数字集成电路的分类按有源器件晶体管晶- 体管逻辑(Transistor - Transistor，L) ogicTTL双极型晶体管集成电路射级耦合逻辑(Emitter Coupled，L)ogicECL集成注入逻辑( IntegeratedInjection ，Lo)gicI 2LNMOS PMOSCMOS金属氧化物半导体( MOS )场效应管集成电路2Copyright by Gang Jin数字集成电路的分类按集成度3Copyright by Gang Jin名称缩写元件集成度等效门实例小规模集成电路(Small Scale Integration

2、)SSI10100 个10 20 个逻辑门、触发器等中规模集成电路(Medium Scale Integration)MSI100 1000 个20 100 个译码器、 MUX 、加法器、计数器大规模集成电路(Large Scale Integration)LSI1000 100000个100 1000 个RAM 、 ROM 、微处理器、单片机、 DSP 、 ASIC 等超大规模集成电路(Large Scale Integration)VLSI100000 个以上1000 个以上获得高低电平的原理输入信号 Ui晶体管起到开关 S 的作用：l开关 S 断开时，输出电压 UO 为高电平；开关 S

3、导通时，输出电压 UO 为低电平；ll输入、输出电压的高低电平都是一个范围4Copyright by Gang Jin二极管、三极管逻辑门二极管与门二极管或门三极管非门5Copyright by Gang Jin双极型三极管的开关特性双极型三极管在数字电路中用作开关，主要处于截止、饱和两个状态。适当调整 RB 和 RC 的阻值，可以使得三极管：llUi 为低电点）iB=0 ，三极管截止，输出电压 Uo 为低电平；（输出特性曲线中 AU为高电iB>0 ，当 RB 和 RC 为合适阻值时， RC 上压降近乎等于 UCC ， UCE 较极管饱和导通，输出电压 Uo 为低电平；（输出特性曲线中

4、C 点）输入特性曲线输出特性曲线三极管用作开关（反相器）Copyright by Gang Jin6双极型三极管的开关等效电路截止时饱和导通时7Copyright by Gang Jin3.2TTL 集成逻辑门TTL 反相器lTTL 与非门lTTL 三态门l8Copyright by Gang JinTTL 反相器工作原理，即 Ui=UIL=0.2V0 ：输入低电lT1 发射通， UB1=0.9V ，通集作用到T2 上使T2 截止，从而使T4 导通、T5 截止，输出。，即 Ui=UIHUCC ：输入高电lT1 发射截止， T1 基UB1=Ubc1+Ube2+Ube5=2.1V ， T2 、 T

5、5 通，从而 UC2=UBE5+UCES1V ，无法使T4 、 D2 导通，输出低平。9Copyright by Gang Jin3.2.2TTL 与非门的工作原理10Copyright by Gang JinTTL 与非门的工作原理（续）l输入全为高电：V1 发 射截止， V1 基UB1=Ubc1+Ube2+Ube5=2.1V ， V2 、 V5 导 通，从而 UC2=UBE5+UCES1V ， V3 导 通， V3 发射极UE3=UC2-UBE30.3V ， V4 截止，输 出低平。输入至少有一个为低电：lV1 发 射通， UB1=0.9V ，通集作用到 V2 上使V2 、 V5 截止，

6、UC2UCC ，从而使 V3 、 V4 通，输 出。中间级输出级输入级11Copyright by Gang Jin3.2.4三态门G 为低电：lF=1 ， VD1 截止， G 对 上部路无影响， A 、B 、 FG 为高电与非。：lF=0 ， VD1 导 通， UC2 被制在 1V ， V4 截止， F 反到 V1 发 射极使 V5 都截止，出端呈高阻状，相当于空或断路状。Copyright by Gang JinGABF1××高阻0001001101010110三态门的图形符号低电平有效：高电平有效：三态缓冲门三态倒三态与门三态与非门13Copyright by Gan

7、g Jin三态门的应用在公用通道（总线）上轮流传送信息l实现输入输出双向传输端口l输入G=1输出G=014Copyright by Gang Jin3.3MOS 集成逻辑门MOS 集成逻辑门是采用半导体场效应管作为开关元件的数字集成电路。lMOS 集成电路分为 PMOS 、 NMOS 、 CMOS 三种类型。l优缺点：工作速度快、集成度高但带电容性负载的能力弱。l应用：适于设计大规模集成电路，如：；不适于制成通用逻辑门电路。器、微处理器等lCMOS 电路意为互补 MOS 电路（ Complementary M Semiconductor ）。-Oxidel15Copyright by Gang

8、 JinMOS 场效应管开关原理MOS FET 简化开关特性：NMOS ：lVGSVTn， NMOS 导通；否则， NMOS 截止。PMOS ：|VGS|VTp| ， PMOS 导通；lVinVDD否则， PMOVinS 截止。源至VDDVGSIn=1截止VDD|VTp|漏In=1导通VinPMOS栅栅VNMOSinIn=0导通漏VGSVTn0In=0截止 源至GND016Copyright by Gang Jin3.3.1CMOS 反相器电路结构与工作原理：由两个场效应管组成， V1 为 N 管，称驱动管； V2 为 P 管，称负载管。N 管栅源开启电压 UTN 为正值； P 栅源开启电压

9、UTP 是负值；电压范围2 5 伏。电源电压 UDD>(UTN + | UTP|) ， UDD 可在 3 18V 之间工作，范围较宽。Copyright by Gang Jinl2.3.4.17CMOS 反相器电路分析当 UI=UIL0 时， UGS1=0<UTN ， V1 截止；此时， |UGS2|>|UTP| ， V2 导通l（此时内阻很低）；所以 UO=UOHUDD ，出；当 UI=UIHUDD 时， UGS1=UDD > UTN ， V1 导通；此时， |UGS2|=0 < |UTP| ，V2 截止；所以 UO=UOL0 ，出低平；CMOS 反相器工作有一

10、个管子截止，截止阻抗极高，此静流很小，因此反相器静功耗低。Copyright by Gang Jinll18CMOS 反相器主要特性电压特性AB 段： UI<UTN （输入低电， U<UTN 、 |UGS2|>|UTP| ，）。， V1 导通，而|lV1 截止、 V2 导通， UO=UOHUDD （出CD 段： UI> UDD |UTP| （输入高电lUGS2|<|UTP| ， 故V1 截止， UO=UOL0 （出低平）。BC 段： UTN < UI < (UDD |UTP|) ，V1 、 V2 均导通，Copyright by Gang Jinl19

11、U U/2 。CMOS 反相器主要特性电流特性AB 段： V1 截止，阻抗很高，流过 V1 、 V2 的漏电流几乎为0 。lCD 段： V2 截止，阻抗很高，流过V10 。BC 段： V 、 V 均导通，此时才有i、 V1 的漏电流也几乎为l20lCopyright by Gang Jin流过V 、 V，且在 UCMOS 电路主要特点静态功耗低。工作时，总有一个 MOS 管处于截止状态，此时漏电流极小，因此静态功耗低。l能力强：渡区化陡峭，低平和（ 0.45UDD ）。噪声容限近似相等l电源电压 18V作范围宽，电源利用率高。准 CMOS 电工作。可在 3l21Copyright by Gan

12、g Jin3.3.2CMOS 逻辑门与非门在CMOS 反相器的基础上可以以与非门和或非门为例：各种CMOS 逻辑门。ll注：此时的导通和截至只考虑栅极电压的影响， 不考虑晶体管连接关系。Copyright by Gang Jin22ABV1V2V3V4VFF00截止 截止 导通 导通VDD101导通 截止 导通 截止VDD110截止 导通 截止 导通VDD111导通 导通 截止 截止GND03.3.2CMOS 逻辑门或非门CMOS 或非门l注：此时的导通和截至只考虑栅极电压的影响， 不考虑晶体管连接关系。Copyright by Gang Jin23ABV1V2V3V4VFF00截止 截止 导

13、通 导通VDD101导通 截止 导通 截止GND010截止 导通 截止 导通GND011导通 导通 截止 截止GND0CMOS 复合逻辑电路CMOS 复合逻辑门：利用N 管和P 管的不同连接关系， 任意复合逻辑门。l将任意逻辑函数F变换成的F形=式G， 则对逻辑函数G按下列方法：对N：M与O运S 算对应串连，或运算对应并联；对P：M与O运S 算对应并连，或运算对应串联；再将N和M连O接S 起N来M即OS可得到的逻辑电路FCMOS24Copyright by Gang JinCMOS 复合逻辑电路例画出逻辑函数F的=电(路a +图b)。(aVDDc)(bd )CMOS方法一：F =a 鬃ba 鬃c bdcaa bacbdba (b + c)bddbFabF =(b + c)abdbcdGND25Copyright by Gang JinCMOS 复合逻辑电路例（续）画出逻辑函数F的=电(路a +图b)。(aVDDc) (bd )CMOS方法二：F = (a + b) (a= (a + (b 鬃c)Fc)(b +(bd )d )VDDbcdabdbGNDbF =(a + (b 鬃c)(b +d )acGND26Copyright by Gang JinNMOS 和 PMOS 电路VDDVDDcaFbabdbbcdFGNDGNDPMOS 电路Copyright