课程设计 多功能 数字钟

1、中国矿业大学徐海学院电子技术综合设计姓 名： 学号：专 业： 自动化 题 目： 多功能 数字钟专 题： 电子技术综合设计 设计地点： 电工电子实验室设计日期： 成 绩： 指导教师：年月 电子技术综合设计任务书学生姓名专业年级 学号设计日期： 年 月 日 至 年 月 日实践课程：电子技术综合设计设计题目：多功能数字钟设计内容和要求：1. 主要内容： 用 CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0的计数电路 用CC4511 七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显示电路（数码管需加限流电阻） 用555设计CP脉冲源 (f=1KH) 具有系统校准功能2.

2、 整体电路原理图60秒、60分、24小时- 计数、译码、显示电路（用8K白纸手工画图）3. EWB仿真图60秒、60分、24小时- 计数、译码、显示电路（计算机打印）4. 设计原理图用PROTEL99设计原理图（计算机打印）5. 设计PCB版图用PROTEL99设计PCB板图（计算机打印）6. 功能扩展要求设计：定点报时功能 12小时归1计数电路 指导教师签字： 年月日摘要通过模拟电子技术与数字电子技术的学习，作为对于以学习知识的检验与动手能力的培养，设计并制作了此款多功能数字钟。数字钟电路由主电路与扩展电路两部分组成的。主电路即基本功能部分通过用555实现脉冲信号发生，通过CC4518同步加

3、法计数器对等宽脉冲信号累加计数实现计时功能并通过CC4511 7段锁存/译码/驱动器实现译码显示，完成了60秒、60分以及24小时的计数、译码及显示。并通过产生快速校时脉冲实现对数字钟的时间校正。扩展电路即扩展功能部分通过组合逻辑电路设计，使用74LS273 8D锁存器，74LS266同或门，74LS21 4输入2与门与一片音乐芯片实现了一个简单的闹钟功能。Abstract By "analog electronics" and "Digital Electronics" learning, in order to increase the unders

4、tanding of digital circuits, I decided to make a digital clock . Digital clock circuit is Formed by theMain circuit and the expansion circuit. The main circuit use 555 to create pulse signal then accumulated pulse signal by CC4518,Next by CC4511 achieve decoding digital display .Through the above pr

5、ocess completed 60 seconds, 60 minutes and 24 hours of counting, decoding and display.And use Fast pulse achieve time correction.The expansion circuit use 74LS273, 74LS266, 74LS21 implements a simple alarm clock function. 关键词：数字逻辑电路综合应用 数字钟 同步加法计数器 555 CC4518目 录1 数字钟的基本组成及工作原理11.1 数字钟的构成11.2 数字钟的工作原

6、理12 数字钟的设计与制作22.1 系统方案选择与论证22.1.1芯片的选择方案和论证：22.1.2显示模块选择方案和论证：22.1.3脉冲发生器的选择方案和论证：22.1.3 电路设计最终方案决定22.2 设计步骤与方法32.2.1 NE555脉冲电路产生32.2.2 计数器电路42.2.3 译码显示电路62.2.4 校时电路102.3 数字钟仿真112.3.1 数字钟电路原理图112.3.2 系统整体仿真图112.3.3 PCB板图113 数字钟的扩展功能123.1定点报时123.5.1八D锁存器74LS273芯片功能介绍123.5.2 74LS266四输入同或门功能介绍123.5.3 7

7、4LS21双四输入与门芯片功能介绍133.5.4定点报时功能电路133.2 12归1144总结155附录165.1系统整体仿真图165.2数字钟电路Protel设计图175.3印刷电路板的元件分布图195.4印刷电路板布线图201 数字钟的基本组成及工作原理1.1 数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。它由振荡器、分配器、计数器、译码器和显示器电路组成。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。本次设计使用555芯片提供定时脉冲。1.2 数字钟的工作原理本数字钟是一个将“时”“分”“秒”显示于

8、人的视觉器官的计时装置。它的计时周期为24小时。因此，一个基本的数字钟电路主要由译码器“时”“分”“秒”，计数器、校时电路、报时电路和振由信号发生器荡器组成。主电路系统由秒信号发生器、“时、分”计数器、译码器及显示器、校时电路、报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器、每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“时、分、秒计数器”采用六十进制计数器。译码器显示电路将“时、分、秒”计数器的输出状态送到显示译码器译码，通过LED七段显示器显

9、示出来。校准电路是用来对“时、分、秒”显示数字进行校准的，利用的是开关原理，当按下校分开关时，分脉冲增加，秒不受影响，不按下开关时，正常计数。同理校时电路。清零电路与校准电路相似。报时电路是根据系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。60秒显示电路60分显示电路24小时显示电路24小时译码电路60分译码电路60秒译码电路小时、分、秒 计数电路报时电路（按键）校准电路（按键）秒脉冲信号发生器显示电路2 数字钟的设计与制作2.1 系统方案选择与论证2.1.1芯片的选择方案和论证：方案一: 采用MCS-51系列单片机作为硬件核心,外加时钟芯片（DS1302）或用单片机内部定时器

10、实现定时功能，这种方法定时功能强大，但需要一定的C语言或汇编语言的编程基础，并且硬件较复杂，成本较高。此次数字钟的设计只是对数字电路课程掌握度的评估，所以不采用这种方法。方案二:采用74LS系列的芯片为核心，虽然结构简单，通俗易懂，不像单片机系统的复杂内部结构，也不需要复杂的C语言或汇编语言编程，也可以更好的了解数字钟的工作原理，所以此次使用方案二。2.1.2显示模块选择方案和论证：方案一：采用LCD液晶显示屏,液晶显示屏的显示功能强大,可显示大量文字,图形,显示多样,清晰可见,但是价格较贵,并且需要高性能的处理芯片进行驱动，所以不采用此种方案。方案二：采用七段数码管显示，原理简单、功能单一、

11、只需外接译码芯片即可驱动。所以选择它作为显示部分。2.1.3脉冲发生器的选择方案和论证：方案一：使用晶振提供触发脉冲，但此种方法比较复杂，也没有专门学习过用晶振产生脉冲的电路，所以放弃这种方法。方案二：采用CMOS型555芯片，输入阻抗高达10数量级，定时长，功耗小，非常适合本电路的设计要求。2.1.3 电路设计最终方案决定综上各方案所述,对此次作品的方案选定: 采用以74LS系列的芯片为核心设计; 555提供时钟脉冲; 七段数码管作为显示。2.2 设计步骤与方法2.2.1 NE555脉冲电路产生555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密

12、特触发器等脉冲产生与变换电路。555 定时器的外引脚排列图分别如图左图所示。它的各个引脚功能如下：1脚：外接电源负端VSS或接地8脚：外接电源VCC3脚：输出端Vo2脚：低触发端6脚：TH高触发端4脚：是直接清零端。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。脉冲产生电路由555构成的多谐振荡电路构成，连接图如下：多谐振荡电路输出波形：相关参数计算：2.2.2 计数器电路2.2.2.1 CC4518双BCD同步加法计数器芯片功能介绍CC45

13、18为双BCD加计数器，该器件由两个相同的同步4级计数器组成。计数器为D触发器。具有内部可交换CP和EN线，用于在始终上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。CR为高电平时，计数清零。计数器在脉动模式可级联，通过将Q3连接至下一计数器的EN输入端实现级联。同时后者的CP输入保持低电平。2.2.2.2 CC4518工作真值及计数状态表CPQ4Q100000100012001030011401005010160110701118100091001CLOCK时钟输入端EN计数允许控制端RES清除端功 能1 0加计数0 0加计数×0不 变×0

14、不 变00不 变10不 变××1Q3Q0=02.2.2.3 由CC4518构成的秒、分、小时计数电路60进制计数电路（个位向十位的进位脉冲，需用Q4的下降沿,接EN端。）工作原理：脉冲上升沿有效，十位六分别对应4518管脚的QB3、QB2，通过个位的QA4十位的使能端，然后通过与门连接到清零端。24进制计数电路工作原理：脉冲上升沿有效，十位二分别对应4518拐角的QB2，个位的四对应另一个拐角的QA3，然后通过与门连接到清零端QA4控制十位的使能端。2.2.3 译码显示电路2.2.3.1 CC4511 7段锁存/译码/驱动器芯片功能介绍CC4511是一个用于驱动共阴极 LE

15、D （数码管）显示器的 BCD 码七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。 CD4511引脚功能： BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态是怎么样的，七段数码管都会处于消隐也就是不显示的状态。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。LT：3脚是测试信号的输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮全部显示。它主要用来检测数7段码管是否有物理损坏。A、B、C、D为

16、8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。2.2.3.2 CC4511工作真值表显示输入输出LEBILTDCBAabcdefg001100001111110101100010110000201100101101101301100111111011401101000110011501101011011011601101100011111701101111110000801110001111111901110011110011消隐011101000000001111消隐/01/0000000锁存111/锁存灯测试/0/1111111功能说明：（1）灯测

17、试功能：LT可检查七段显示器各字段是否能正常发光。当LT = 0时，不论Q0Q3状态如何，七段全部显示，以检查各字段的好坏。（2）消隐功能： 当BI=0时，输出ab都为低电平，各字段熄灭。（3）数码显示： 当BI=1 LT=1 LE=0，译码器工作，当3210端输入8421BCD码时，译码器对应的输出端输出高电平1，数码显示相应的数字。（4）锁存：在LE从“0”转换到“1”时，输出显示由输入的BCD码决定。2.2.3.3 CC4511构成的显示电路译码电路：1.数码管内部已将3端、8端连接在一起，所以使用时，3端接地，8端悬空。2.限流电阻计算：数码管的工作电压为（手册数据），工作电流为（手册

18、数据），译码器输出的高电平，则限流电阻上的电压应该为，限流电阻阻值：3. 两片CC4511用于进行译码，分别代表所记录数据的个位和十位。当从4511的A、B、C、D四个输入端口输入一个二进制数据后会从输出口输出相应的十进制数据。在对十进制数进行显示时只需把输出端与相应数码管的输入端连接好，即可进行显示。2.2.3.4 CC4511构成的译码显示电路60进制计数、译码、显示电路工作原理：信号经CC4518双BCD同步加法计数器处理后，再经CC4511进行译码，当BI=1LT=1 LE=0，译码器工作，当Q3Q2Q1Q0端输入8421BCD码时，译码器对应的输出端输出高电平1，把信号最后送到数码管

19、显示数字。24进制计数、译码、显示电路工作原理：信号经CC4518双BCD同步加法计数器处理后，再经CC4511进行译码，当BI=1LT=1 LE=0，译码器工作，当Q3Q2Q1Q0端输入8421BCD码时，译码器对应的输出端输出高电平1，把信号最后送到数码管显示数字。2.2.4 校时电路工作原理：当正常计时时，分十位和秒十位进位脉冲分别通过与非门进入电路进行正常的计时，校时脉冲被封锁。而当要校时时，S1或S2开关闭合，这是相应的分十位或秒十位脉冲被封锁，校时脉冲通过与非门进入电路完成校时功能。2.3 数字钟仿真2.3.1 数字钟电路原理图见附录。2.3.2 系统整体仿真图见附录。2.3.3

20、PCB板图见附录。3 数字钟的扩展功能3.1定点报时3.5.1八D锁存器74LS273芯片功能介绍74LS273是8位数据/地址锁存器，他是一种带清除功能的8D触发器，下面我介绍一下他的管脚图功能表等资料。1脚是复位CLR，低电平有效，当1脚是低电平时，输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0，即全部复位。当1脚为高电平时，11(CLK)脚是锁存控制端，并且是上升沿触发锁存，当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态，并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、

21、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上。3.5.2 74LS266四输入同或门功能介绍74LS266为四输入同或门，14与7引脚分别为Vcc与Gnd，11、12；8、9；1、2；5、6；分别为同或门输入引脚。3、4、10、11为输出管脚。3.5.3 74LS21双四输入与门芯片功能介绍输入管脚为A1-D1；A2-D2，输出管脚为Y1与Y2，功能为输入进行与运算后输出。3.5.4定点报时功能电路首先由CC4518计数器产生脉冲信号，在给八D锁存器74LS273 进行锁存，然后送给同或门，最好经与门产生高电平信号使得三极管导通，音乐芯片随之发出声音。3.2 12归1EWB仿真图：工作原理：由DFF1的Q和CC4518的低三位做个位， D触发器2的Q做十位，时钟脉冲经DFF1分频后给CC4518的时钟输入端CP1B。上电后全为0。当个位1010时, 经与门产生高电平给CC4518清零端MRB，同时DFF1的Q翻转为零，个位清零。当十位和个位为10011时,经与门产生高电平对CC4518的输出端清零，DFF1的Q翻转为高电平，个位为1，同时高电平信号经反向后对DFF2清零，十位清零。实现12归1的计数。4总结通过这次的电子技术综合设计，收获了许多，这中间不光有知识技术方面的收获，也有过程中的汗水与成功后的喜悦。首先在知识