广西师范大学计算机组成原理期末试题

1、广西师范大学组成原理期末试题一、选择题1.在机器数（ B C  ）中，零的表示形式是唯一的。A  原码    B  补码    C  移码    D  反码2.主存贮器和CPU之间增加cache的目的是（ A ）。A 解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量（虚拟存储器的作用）3.算术 / 逻辑运算单元74181ALU可完成( C )。A 16种算术运算

2、功能B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算和除法运算功能4.存储单元是指（ ）。（一个二进制的代码位为最小的存储单位，即存储位元。若干个存储位元组成一个存储单元）A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5. CPU中跟踪指令后继地址的寄存器是（BC  ）。A 地址寄存器（AR作用：保存CPU访数据cache存储器单元中的地址）    B 指令计数器 C 程序计数器（PC作用：确定下一指令的地址又称指令计数器） &

3、#160; D 指令寄存器（IR作用：保存当前正在执行的一条指令）6.EEPROM是指（ D ）。（EPROM为光擦除可编程只读存储器出厂时都是全1状态，PROM为一次性编程）A 读写存储器    B只读存储器C 闪速存储器（flash存储器） D  电擦除可编程只读存储器7.常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。A cache-主存 B 主存-辅存 C  cache-辅存 D  通用寄存器-cache8.

4、变址寻址方式中，操作数的有效地址等于( A )。A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）9.当前的CPU由（ B ）组成。A  控制器    B  控制器、运算器、cacheC  运算器、主存    D  控制器、ALU、主存10.以下叙述中正确描述的句子是：( AD )。A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行

5、的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作11.寄存器间接寻址方式中，操作数在（ B ）。（寄存器装的是操作数在主存中的地址）A通用寄存器  B主存单元   C程序计数器   D堆栈12. 机器指令与微指令之间的关系是（A ）。A  用若干条微指令实现一条机器指令B  用若干条机器指令实现一条微指令C  用一条微指令实现一条机器指令D  用一条机器指令实现一条微指令13.微程序控制器中，机器指令与微

6、指令的关系是（ B ）。A  每一条机器指令由一条微指令来执行B  每一条机器指令由一段用微指令编成的微程序来解释执行C  一段机器指令组成的程序可由一条微指令来执行D  一条微指令由若干条机器指令组成14.虚拟存储器中段页式存储管理方案的特性为（  ）。A 空间浪费大，存储共享不易，存储保护容易，不能动态连接B 空间浪费小，存储共享容易，存储保护不易，不能动态连接C 空间浪费大，存储共享不易，存储保护容易，能动态连接D  空间浪费小，存储共享容易，存储保护容易，能动态连接17. 虚拟存储技术主

7、要解决存储器的（ D ）问题。A速度   B扩大存储容量  C成本    D前三者兼顾18. 运算器的核心功能部件是（ B ）。A  数据总线    B  ALU    C  状态条件寄存器    D  通用寄存器二、填空题1.浮点数的规格化目的是为了提高数据的表示精度，使同一个浮点数的表示是唯一的。2. 外设与计算机系统总线相连接需要适配器，它保证了外设能用计算机系统特征所需

8、要的形式发送或接收信息，它使得 主机 与 外围设备 并行协调工作。3. 虚拟存储器分为页式、 段式 式、 段页式 式三种。4. 浮点加、减法运算的步骤是 求阶差并对阶 、 尾数运算 、 规格化处理 、 舍入处理 、 判溢出 。5. 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共 位，其中主存字块标记应为 位，组地址应为 位，Cache地址共 位。6. 在计算机系统中，多个系统部件之间信息传送的公共通路称为 总线系统 。就其所传送信息的性质而言，在公共通路上传送的信息包括 数据 、 地址 、 控制信号 。7. 在虚存系统中，通常采用页表保护、段

9、表保护和键保护方法实现 存储区域 保护。 8. 一个较完善的指令系统，应当有 数据处理 、 数据存储 、 数据传送 、 程序控制 四大类指令。9. CPU中保存当前正在执行的指令的寄存器是 IR指令寄存器 ，指示下一条指令地址的寄存器是 程序计数器/指令计数器 ，保存算术逻辑运算结果的寄存器是 数据缓冲寄存器DR 和 数据地址寄存器 。10. 指令周期是指 取出一条指令，并且执行这条指令的时间 。11. CPU从内存取出一条指令并执行该指令的时间称为 指令周期 ，它常用若干个_CPU周期_来表示。12. 形成指令地址的方法称为指令寻址，通常是_顺序_寻址，遇到转移指令时_跳跃_寻址。13. 一

10、个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有_纯小数和 纯整数 两种表示方法。14. 总线带宽：指总线本身所能达到的最高传输速率。15.时钟周期是处理操作的最基本单位。16.DMA方式：一种在数据交换过程中完全由硬件（DMA控制器）实现外设与内存直接交换数据的工作方式。17. X=+122，X原= 01111010 、X反= 01111010 、X补= 01111010 、X移 1，1111010 ；Y=-127，Y原= 11111111 、 Y 反= 10000000 、 Y 补= 10000001 、 Y 移 0，0000001 ； X - Y补= 11111001 ；

11、X + Y补= 11111011 。18.浮点数的溢出是由于_ 阶码_的溢出造成的。19.某机器基址寄存器为32位，基址寻址的偏移量为16位，则基址寻址的最大寻址空间为 232 单元20.所谓系列计算机，是指基本指令系统 相同、基本体系结构相同的系列计算机。21.总线的信息传送方式有：并行传送，串行传送，分时传送 。22通道使用_通道指令_控制设备控制器进行数据库传送操作。23.设微指令采用多路转移方式形成微地址。若在做P1判别测试时要求用指令操作码的IRi修改微地址寄存器的uAd，做P2判别时用IRi修改uAd，微地址修改均在T4节拍脉冲期间进行，则uAd=_。24.有一个字长为32的浮点数

12、，符号位1位，阶码11位，用移码表示，尾数为20位，用补码表示，基数为2，则最小数的二进制数表示形成为：_。25.设一个全加器的两个数据输入为Ai和Bi,一个进位输入为Ci，则产生的进位输出为Ci+1=_。26.某机字长为32位，采用DRAM存储器，CPU能按8位，16位或32位访存，设DRAM芯片 经字、位扩展后形成4组，则相应的DRAM控制器应能产生_个_信号。27.根据外设供求的方式不同，只与系统总线的接口分为：串行接口和并行接口 两大类。三、简答题：1、精简指令系统的最大特点是什么？（1）选取使用频率最高的一些指令，指令条数少；（2）指令长度固定，指令格式种类少，寻址方式种类少；（3）

13、只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。（4）采用硬布线控制器（5）设置大量通用寄存器（6）采用流水线技术2、动态存储器为什么需要定时刷新？CPU能否在刷新期间访问存储器？如何进行控制？DRAM存储位元是基于电容器上的电荷量存储，这个电荷随着时间和温度而减少，因此需要定期的刷新，以保持他们原来记忆的正确信息。对于集中式刷新，CPU不能在刷新期间访问存储器，对于分散式刷新，可以对存储器中没有正在刷新的行进行访问。集中式刷新：有固定的刷新周期，当刷新时间到来时，数据线输出被封锁，刷新结束后再开始正常的读、写操作。分散式刷新：有固定的刷新周期，但是每次刷新单位为行，没有被刷新

14、到的行可以让CPU访问，刷新控制使用DRAM内部的刷新计数器，当计数器加1则产生下一个需要刷新的地址。3. 计算机系统中使用cache存储器的目的是什么？主存与cache的地址映射有哪几种方式，优缺点？Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术，为了提高CPU访问存储器的平均速度。A全相联映射方式，优：cache 空间利用率高；cache 的命中率高。缺：相联存储器的比较器电路复杂，工作速度较慢；只适用于小容量 cache。B直接映射方式，优：比较器的电路简单，工作速度快；适用于较大容量的 cache，缺：cache中的块冲突较多，块的替换较频繁；

15、cache 空间利用率不高，命中率也不高。C组相联映射方式，组相联方式的优点介于全相联方式和直接方式之间，缺点也不如后二者突出，是一种比较平衡的方法。4. 比较cache与虚存的相同点和不同点。相同点：都是为了提高程序执行速度，在两个存取速度相差比较大的的设备之间做一个缓冲作用。不同点：cache利用寄存器来实现，而虚存是虚拟的使用硬件和软件共同来实现；cache提升CPU和主存交换信息的速度，而虚存主要是扩大主存的容量。5. 总线的集中式仲裁有哪几种方式？各有什么优缺点？有三种方式：链式查询方式 优点：只用很少几根线就能按一定的优先次序实现总线仲裁，容易扩充设备；缺点：对询问链的电路故障很敏

16、感，如果第i个设备的接口中有关链的电路有故障，那么这个以后的设备都不能进行工作了，而且优先级比较固定，如果优先级高的设备出现频繁请求 那么低优先级的设备可能长期不能使用总线。计数器定时查询方式：优：优先级可以变动，比较灵活。缺：增加了线数，所以增加了成本。独立请求方式：优点：相应时间快，确定优先响应话费的时间少，控制优先次序比较灵活。缺点：比较复杂，实现比较困难。6. 一个完善的指令系统包括哪些类型的指令？数据传送，算术运算，逻辑运算，程序控制，输入输出，字符串，系统控制7. 外设与计算机系统总线相连接为什么需要适配器？它保证了外设能用计算机系统特征所需要的形式发送或接收信息，它使得外设与计算

17、机系统并行协调工作。8.总线一次信息传送过程分为哪几个阶段？为何要对信息传递过程制定定时协议？在同步定时协议和异步定时协议中，事件在总线上出现的时刻各是如何确定的？分为五个阶段：请求总线，总线仲裁，寻址，信息传送，状态返回。 为了同步主方，从方的操作必须制订定时协议。在同步协议中出现在总线上的时刻由总线时钟信号来确定，在异步中，后一事件出现在总线上的时刻取决于前一事件的出现。9.微程序控制的基本思想是什么？微程序控制的基本思想是：仿照通常的解题程序的方法，把操作控制信号编成所谓的“微指令”，存放到一个只读存储器里，当机器运行时，一条又一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，

18、使相应部件执行所规定的操作。10.微程序控制器主要由哪几部分组成？各部分的作用是什么？主要由：控制存储器 ，微指令寄存器，地址转移逻辑三部分组成控制存储器：存放实现全部指令系统的微程序微指令寄存器：存放由控制存储器读出的一条微指令信息地址转移逻辑：承担自动修改微地址的任务11.简述两种CPU与外设交换信息的方式：程序查询方式，程序中断方式的特点。程序查询方式：程序中断方式：12.简述串行传送和并行传送的特点。系统总线上的信息传送应采用什么方式？串行：只有一条线传送，采用脉冲信号，按顺序每次只能传送一位，通常第一个脉冲信号表示数码最低有效位。并行：对每个数据位有单独一条传输线，信息有多少二进制位

19、，就需要多少条传输线，一般采用电位传送。系统总线上的信息传送应采用并行传送方式。四、计算题：1、设 x = 2010×0.11011011，y = 2100×(-0.10101100)，按浮点运算步骤，求 x + y 。（舍入采用“0 舍 1 入”法。）2设 x=2100×(-0.11001101)，y=2101×(-0.01011010)，按浮点运算步骤，求 x + y 。（舍入采用“0 舍 1 入”法。）解：为方便人工计算，设浮点数格式为：阶码 5 位，用双符号补码（即变形补码）表示，以便判断阶码是否溢出；尾数 8 位，用双符号补码表示，便于规格化处

20、理。 由于 y 未规格化，将其规格化为： y=2100×(-0.10110100)。于是有x浮 = 00100，11.00110011y浮 = 00100，11.01001100 求阶差并对阶由于 Ex补 = Ey补，所以无需对阶。 尾数相加 1 1 . 0 0 1 1 0 0 1 1 + 1 1 . 0 1 0 0 1 1 0 0 1 0 . 0 1 1 1 1 1 1 1 规格化处理尾数运算结果未规格化，应向右规格化处理，即尾数右移 1 位，阶码加 1，得00101，11.00111111(1) 舍入处理由于尾数是负数的补码，且保护位为 1 ，按“0 舍 1 入”法，应作舍去处理

21、，结果为00101，11.00111111 判溢出由于阶码两个符号位相同（为 00），所以阶码未溢出，运算结果正确，即x + y浮 = 00101，11.00111111x + y = 2101×(-0.11000001)3设 x = 2-011×0.100101，y = 2-010×(-0.011110)，按浮点运算步骤，求 x + y 和x y。（舍入采用“0 舍 1 入”法。）4设 x=2-101×(-0.010110)，y=2-100×0.010110，按浮点运算步骤，求 x + y和x y。（舍入采用“0 舍 1 入”法。）5.设有一

22、个 32 位CPU，可按 16 位和 32 位两种字长访存。存储器按16位单元编址。试用256K×16 位的SRAM芯片构造1024K×32 位的存储器，并实现与CPU的连接。6P132 67.设某机采用段式虚拟存储器，其虚地址格式如下： 4位 10位 18位 基 号 段 号 段内字号则该机最多可允许2416个用户程序投入运行；每个用户程序最多可包含2101024个段；每个段最多可包含218256K字；每个用户程序的长度最大为210×218228256M字。8P180 CPU模型如下图所示试对以下指令进行指令周期流程分析，并给出各CPU周期的微操作命令序列。 STO R1，（R2） LAD（R3），R09. 指