宽带前置放大器设计报告

1、宽带前置放大器设计报告专业：电气自动化班级：自动化111班成员：王梦瑶学号：116040094成员：方炜敏学号：116040158成员：覃坤勇学号：116040069指导老师：邹杨波、李宏、谢建军、励金祥摘要：本设计是一个通过50。和1MC的输入阻抗切换，用THS3091芯片做电压跟随器，经过可以按键切换的衰减1倍和10倍的两个无源衰减网络和两个可以按键切换的由THS3091构成的1倍和10倍的有源放大网络，构成一个可以把输入信号放大1倍，衰减10倍，放大10倍，和先衰减10倍再放大10倍的频带宽度为10M的宽带放大器。本设计还通过外接一个波形整形电路，经过FPGA分频后接入单片机C8051F

2、020的P0.0口，用等精度测量频率方法来测量输入的频率，并通过数码管分三个频段显示。关键字：阻抗切换，波形整形，无源衰减，有源放大，FPGA,单片机1方案设计与论证1.1 FPGA前的波形整形电路设计方案一：选择用MAX913芯片构成的比较器来整形，整形电路如图1图1MAX913比较器波形整形电路图方案二：选择用高频三极管9018放大至失真后和与非门构成的门电路组合整形。方案三：选择使用比较器LM311构成的波形整形电路。如图2所示。31LM311DVEE+-5V图2LM913比较器构成的波形整形电路图总结：由于本设计的的频带宽度要求甚高，方案三在高频时反应时间过慢，无法使用，故排除方案三，

3、而方案一的MAX913是高频比较器，可以在设计要求的全频段内实现整形，但因其价格过高，故排除方案一，方案二的价格低廉，又因9018是高频三极管，其工作频率高达1GHz,故选用方案二。1.2 阻抗匹配单元：方案一：使用六个300Q的电阻并联来提供50Q的输入阻抗匹配，一个1MQ的电阻为第二输入阻抗。方案二：使用一个50Q的电阻来实现，一个1MQ的电阻为第二输入阻抗。总结：对于输入信号为5V时，单个50Q电阻承受功率约为0.5W,功率过大，且实验室没有50Q的电阻，选用6个300。电阻并联时每个电阻所承受的功率为0.083W,功率不大，且实验室有300Q电阻，在36V的输入信号时，单个1MQ的电阻

4、所承受的功率为0.0013W,功率亦不大，故选择方案一作为输入阻抗单元。1.3 无源衰减网路电路的设计(1)(2)(3)方案一：典型的PI型衰减电路，如图3所示，其中(101 Zin Zout 10L.c(6)10L10-1方案三：典型的桥式衰减电路，如图 5所示，其中R7 =20 M，0L20 -1 ；(7)Rg=R=20(8)20/、R10=-L(9) 204(说明：L=需要的衰减值；zin=需要的输入阻抗；zout=需要的输出阻抗) 方案四：串联电阻分压电路，这种设计可以对信号进行1倍和10倍的衰减, 将200Q分成180。和20Q两个部分，其中20Q由5Q的电阻和50Q的滑阻组成书/Z

5、in,01l0_1j_1R3(10L10书/Zout，0110_1j_1R31ZinZout3=210%-1110110方案二：典型的T型衰减电路，如图4所示，其中101101R=J0Zin-R(4：10110-1101101Rs=产Zout-R(5)10110-1210倍衰减；取100。以方便更准确地测量，在20Q部分取输出，可以对信号的电阻可以对信号进行1倍衰减。图3 PI型衰减图4 T型衰减图6低通滤波电路3-图5桥式衰减总结：由于根据题目要求输出阻抗尽量小，输入阻抗尽量大，所以当使用方案二时假如当输入阻抗为1MQ时它的输出阻抗会变得很大，不符合题目要求；使用方案三具输出阻抗和输入阻抗要

6、求相同，有一定的局限性。方案一与方案四相比较，方案四更灵活简单，所以最后选择方案四作为无源衰减网络部分。1.4有源放大电路部分：方案一：使用TI公司生产的THS3091型高精度运算放大器来实现的，通过选择合适电阻，可以达到放大1倍、10倍的效果。方案二：使用低通滤波电路进行放大，电路如图四所示。总结：方案一与方案二都可以完成该实验的要求，由于方案一的电路设计更为简单且不会在高频信号输入时产生更多的衰减，而方案二在高频时会衰减输入信号，因此本设计选用方案一。2系统总体设计系统整体设计流程图如图3所示，经过一个匹配的输入阻抗后再经过匹配好的无源衰减和有源放大电路输出。图7系统总体设计流程图63系统

7、硬件电路的设计3.1 FPGA前的波形整形电路设计波形整形电路是通过高频三极管对输入信号放大至失真，然后通过由三个与非门和一个二极管构成的简易施密特触发器对输入的正弦信号整形成FPG撕识别的TTL信号，其电路图如图8所示。VCC5VC1220(1FC2|R70kQ2 k R1K?Q3U1A o 7400NU2A17400N9018100pF7400NU3AD1-H4-1N4149图8波形整形电路图3.2 输入阻抗匹配单元电路设计根据题目要求，直流输入阻抗50Q和1MQ可选，用开关切换，为了达到题目要求的输入过载能力，选用6个300。电阻并联，其设计电路如图9所示。图9输入阻抗匹配电路3.3 无

8、源衰减网络单元电路设计如果无源衰减网络直接连接输入阻抗电路会改变输入阻抗的值，因此我们在两者之间串联一个电压跟随器来保护输入阻抗不被改变。电压跟随器的运放用THS3091s计，从而不影响电路带宽要求。根据电阻分压来确定各阻值的大小，并用单刀双掷开关来进行选择，其设计电路如图10所示。3.4 有源放大单元电路设计根据题目的带宽要求，此处放大器运放选用THS3091用开关选择放大倍数,开关断开时，运放作为电压跟随器，放大倍数为1,闭合时，通过放大倍数公式(10)选择合适电阻。RfAu=1-(10)R100Q40%Key=B图11有源放大电路图4系统软件设计由于单片机的外部晶振最大为24MHz故单片

9、机最大的检测频率越为1MHz左右，但是在测量10MHz勺高频时就需要对信号先进行分频，其实现方案是：经过波形整形电路后，将信号送入FPGA勺PIO4口，通过编程FPGAK现对低频信号不分频直接输入单片机中，而对高频信号进行100倍的分频后通过PIO8口送入单片机，控制其分频与否在单片机的P0.2口，输出低电平不分频，高电平则分频。单片机程序设计流程图如图12所示。5系统测试5.1测试使用仪器测试仪器如下表1:表1系统测试所用仪器列表序号仪器数量1SP-F10A信号发生器1台2DF2172A交流毫伏表1台3LPS-305数控式线性直流稳压电源1台4UT53数字万用表1只5GDS-2064数字存储

10、示波器1台6MOS-620B模拟示波器1台5.2测试数据及其处理5.2.1输入阻抗测试在整体电路的输入端串联一个R=982Q的电阻，当切换到理论输入阻抗为50Q时,从信号发生器中引出峰值为1V的正弦波到电阻的一端，用模拟示波器分别观察电阻两端波形的电压值，得Us=1.00V,Ui=48mV由图13得公式（11）,算得输入阻抗R=49.51Q。误差为0.98%。当切换到理论值为1MQ时，在其输入端串联一个R=9.85kQ的电阻，从信号发生器中引出峰值为2V的正弦波到电阻的一端，用模拟示波器分别观察电阻两端波形的电压值，得Us=2.02V,Ui=2.00V,由公式（11）计算得输入阻抗R=985k

11、Q。误差为1.5%。输入阻抗皆符合不超过2%勺误差，设计可行。(11)URiUs一RR图13输入阻抗示意图5.2.1 大信号1倍放大宽带特性直流零点0.14mV最大过冲15%其具体数据如表2所示。表2大信号1倍放大宽带特性测试数据表Hz(V)输VdB)V)%DC1.000.015-50.5600501.001.0005001001.001.0009915001.001.0004980.41k1.001.0009950.55k1.001.00049870.2610k1.001.0009.96k0.420k1.001.00019.9k0.550k1.001.00049.8k0.4100k1.001

12、.00099.7k0.3200k1.001.000199.5k0.25500k1.001.000498.7k0.261M1.001.000997.3k0.272M1.001.0001.99M0.55M1.001.0004.98M0.48M1.001.050.427.97M0.37510M1.001.151.219.97M0.35.2.2 大信号衰减10倍带宽特性直流零点0.14mV最大过冲0其具体数据如表3所示。表3大信号衰减10倍宽带特性测试数据表频率(Hz)输入幅值(V)输出幅值(V)增益(dB)频率(Hz)输入幅值(V)输出幅值(V)增益(dB)DC5.000.015-50.56100k

13、5.000.46-20.72505.000.46-20.72200k5.000.46-20.721005.000.46-20.72500k5.000.46-20.725005.000.46-20.721M5.000.42-21.511k5.000.46-20.722M5.000.40-21.945k5.000.46-20.725M5.000.38-22.3810k5.000.46-20.728M5.000.36-22.8520k5.000.46-20.7210M5.000.34-23.4050k5.000.46-20.725.2.3 小信号10倍放大带宽特性直流零点0.14mV最大过冲0其具体

14、数据如表4所示。9表4小信号10倍放大宽带特性测试数据表频率(Hz)输入幅值(V)输出幅值(V)增益(dB)频率(Hz)输入幅值(V)输出幅值(V)增益(dB)DC0.100.015-50.56100k0.101.0020500.101.0020200k0.101.00201000.101.0020500k0.101.00205000.101.00201M0.101.00201k0.101.00202M0.101.00205k0.101.00205M0.100.8518.5910k0.101.00208M0.100.8018.0620k0.101.002010M0.100.7517.5050k

15、0.101.00205.2.4 小信号衰减10倍放大10倍带宽特性直流零点0.14mV最大过冲0其具体数据如表5所示。表5小彳ft减10倍放大10倍宽带特性测试数据表频率输入幅值输出幅值增益频率输入幅值输出幅值增益(Hz)(V)(V)(dB)(Hz)(V)(V)(dB)DC0.100.015-50.56100k0.100.100500.100.100200k0.100.1001000.100.100500k0.100.1005000.100.1001M0.100.095-0.451k0.100.1002M0.100.09-0.925k0.100.1005M0.100.08-1.9410k0.1

16、00.1008M0.100.075-2.5020k0.100.10010M0.100.07-3.1050k0.100.1006设计总结本设计通过测试，输入阻抗误差不超过2%频率测试误差不超过1%且大信号与小信号在各种情况下的频带宽度均超出DC10MH范围，且在小信号衰减10倍放大10倍过冲为0,本项目基本完成了设计指标。10附录1 FPGA源程序：1.1 分频模块源代码LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYfenpinISPORT(clk:INSTD_LOGIC;y:OUTSTD_

17、LOGIC);ENDfenpin;ARCHITECTURErtlOFfenpinISSIGNALq:STD_LOGIC_VECTOR(6DOWNTO0);SIGNALa:std_logic;BEGINPROCESS(clk,q)BEGINIFclk'EVENTANDclk='1'THENq<=q+'1'IF(q=50)THENq<="0000000”;a<=NOTa;ENDIF;ENDIF;y<=a;ENDPROCESS;ENDrtl;1.2 切换模块源代码LIBRARYIEEE;USEIEEE.STD_LOGIC_11

18、64.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYqiehuanISPORT(clkin1,clkin2,en:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDqiehuan;ARCHITECTURErtlOFqiehuanISBEGINPROCESS(clkin1,clkin2,en)BEGINIFen='1'THENy<=clkin1;ELSEy<=clkin2;ENDIF;18ENDPROCESS;ENDrtl;1.3顶层设计图2单片机源代码：#include<ZLG7289.h>unsigned

19、chara8=0,0,0,0,0,0,0,0;unsignedlongf=0,fx=0,temp00=0;unsignedchartime=0,X=0;sbitout=P0A2;intkey_num;/*系统初始化函数*/voiddelay10ms(inti)/长延时intj,k;for(k=0;k<120;k+)for(j=0;j<i*10;j+);voidshortdelay()/短延时inti;for(i=0;i<1000;i+);voidinit_gmg()/关门狗初始化EA=0;WDTCN=0xDE;WDTCN=0xAD;void system_clk() /系统时

20、钟初始化OSCXCN=0xE7;/选择外部时钟24Mshortdelay();while(!(OSCXCN&0x80);OSCICN=0x18;void init_jckg() /XBR0=0X00;XBR1=0X08;/XBR2=0x40;/void init_zlg() /.delay10ms(10); /ZLG7289_Init(100); key_num=0xff;交叉开关初始化使能 T1E,T1EXE使能交叉开关周立功初始化延时100ms等待ZLG稳定voidTimer0_init()/定时器初始化.TH0=(65536-40000)/256;TL0=(65536-40000

21、)%256;voidTimer1_init()/定时器初始化void InterruptInit() EIE2=0x20;/P3IF =0x00;/EIP2=0x20;/*TH1=255;TL1=255;/中断7初始化外部中断7中断允许下降沿触发，软件清零设置外部中断7为高优先级显示函数*/voidxianshi1()unsignedchari;ZLG7289_Reset();a0=X%10;a3=temp00/10000%10;a4=temp00/1000%10;a5=temp00/100%10;a6=temp00/10%10;a7=temp00%10;ZLG7289_Download(0,

22、0,0,a0);for(i=3;i<=7;i+)ZLG7289_Download(0,i,0,ai);voidxianshi2()unsignedchari;ZLG7289_Reset();a0=X%10;a4=temp00/1000%10;a5=temp00/100%10;a6=temp00/10%10;a7=temp00%10;ZLG7289_Download(0,0,0,a0);for(i=4;i<=7;i+)if(i=6)ZLG7289_Download(0,i,1,ai);elseZLG7289_Download(0,i,0,ai);voidxianshi3()unsignedchari;ZLG7289_Reset();a0=X%10;a4=temp00/1000%10;a5=temp00/100%10;a6=temp00/10%10;a7=temp00%10;ZLG7289_Download(0,0,0,a0);for(i=4;i<=7;i+)if(i=5)ZLG7289_Download(0,i,1,ai);elseZLG7289_Download(0,i,0,ai);/*中断处理函数*/voidT1_ISR(void)interrupt3.f=f+1;voidT0_ISR(v