人抢答器电路设计

1、 电工学实验A（下）实验报告4人竞赛抢答器的设计学院名称：材料科学与工程班 级：10级4班姓 名：XXX学 号：1810004XX成 绩：2013 年 1 月 12 日 目录第一篇 实验设计任务介绍31.1设计题目31.2实验目的31.3实验内容31.4实验要求4第二篇 设计背景5第三篇 设计原理53.1抢答器的主要功能简介53.2抢答器工作原理73.2.1 74LS175原理介绍73.2.2 74LS00原理介绍9555原理介绍11第四篇 设计电路图介绍134.1电路设计图134.2元件清单14第五篇 心得体会14第一篇 实验设计任务介绍1.1设计题目数控增益放大器的设计1.2实验目的1、掌

2、握面包板搭接电路技术；2、学习调试系统电路，提高实验技能；3、了解竞赛抢答器的工作原理及其结构。1.3实验内容1、设计任务：设计制作一个可容纳四组参赛的数字式抢答器。2、设计要求：（1）每组设置一个抢答按钮，供抢答者使用；（2）电路具有第一抢答信号的鉴别和锁存功能；（3）在主持人将系统复位并发出抢答指令后，若有参赛者按抢答开关，则提醒主持人（音频提示或信号灯亮），同时显示出抢答者的组别；（4）同时电路应具备自锁功能，使别组的抢答开关不起作用；（5）要求电路主要选用中规模TTL或CMO S集成电路。3、设计要点:（1）抢答控制器：竞赛抢答器的核心，当任意一位参赛者按下开关时，抢答控制器立刻接受该

3、信号，则提醒主持人（音频提示或信号灯亮），同时显示出抢答者的组别。与此同时，封锁其他参赛者的输入信号，这就要求抢答器的分辨能力高(CP为1MHZ)，同时要求电路有4组输入和输出，电路可考虑用4个D触发器（74LS175）和与非门组成（74LS00和74LS20）；（2）抢答控制输入电路：有4个开关组成，4人各控制一个，按下开关使相应控制端信号为高电平或低电平；（3）清零装置：供每次比赛前主持人使用，它保证每次抢答前使抢答器清零，避免电路误动作和抢答过程中的不公平。采用由主持人控制开关，同时使每人的抢答电路同时清零的方式；（4）抢答显示、提示电路：抢答器显示电路可由数码管实现（4组共用） ，显示

4、字形代表抢答组号(含编码-与非门，如74LS00、译码-74LS48、显示-CD4511)；提示电路为4组共用，只要有抢答者出现，都会发出提示（扬声器-555电路或LED-三极管驱动) 1.4实验要求（1）画出电路原理图，并弄懂各部分的工作原理及作用；（2）按原理图接线，并认真检查电路；（3）按要求调试电路，实现各部分电路功能；（4）列出元件清单，给出芯片管脚；（5）分析调试中发现的问题及故障排除方法。第二篇 设计背景随着我国经济和文化事业的发展，在这个竞争激烈的社会中，知识竞赛、评选优胜，选拔人才之类的活动愈加频繁。在很多竞争场要求有快速公正的竞争裁决，例如，证劵、股票交易及各种智力竞赛等。

5、在现代社会生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。但是、在竞赛中往往是多个选手一起，分为几个小组参加比赛，针对主持人提出的问题各竞赛小组进行抢答，而抢答环节就要有一种逻辑电路抢答器作为裁判员功能、实现其比赛公平、公正的规则。 智能抢答器是一种应用十分广泛的设备，在各种竞赛、抢答场合中，它都能客观、迅速地判别出最先获得发言权的选手。早期的抢答器只是由几个三极管、可控硅、发光管等器件组成的能通过发光管的指示辩认出选手号码。现在大多数智能抢答器都由单片机或数字集成电路构成的，并且新增了许多功能，如选手号码显示，抢按前或抢按后的计时，选手得分显示等功能。随着科技的发

6、展，现在的抢答器向着数字化、智能化的方向发展，这就必然提高了智能抢答器的制造成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器肯定很有市场。第三篇 设计原理3.1抢答器的主要功能简介1、当主持人按下“开关”按钮后，选手可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上；2、此后选手输入被锁住，如果主持人按下复位键则编号显示处不作任何显示；3、然后选手开始作答，作答的时间少于2分钟，以倒数的方式进行，而且通过显示屏把时间显示出来。；4、主持人按下开关所有的显示及工作状态回到初始状态以便进行下一次答题。3.2抢答器工作原理当主持人宣布开始，定时电路开始秒

7、脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。报警电路给出声音提示。当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱。最先产生的输出电平变化又反过来将触发电路锁定。然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。最后在显示电路中显示出所按键选手的号码。若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。如图3.1 ： 图3.1系统框图 3.2.1 74LS175原理介绍（1）74LS175的功能表内部结构及管脚图图3.2（1）74SL175内部结

8、构和管脚图其中RD 复位（清0端）接地，D1，D2，D3，D4分别是输入端，Q1,Q2,Q3,Q4.分别位输出端。CP是脉冲输入端。图3.2（2）74LS175的功能表L 代表低电平，H代表高电平（2）74LS175在抢答器中应用图3.2（3）所示为四人参加智力竞赛的抢答部分参考电路，电路中的主要器件是74LS175型四上升沿D触发器（如图2所示），它的清零端和时钟脉冲CP是四个D触发器共用的。抢答前先清零，Q1Q4均为0，相应的发光二极管LED都不亮；均为1，与非门G1输出为0。同时，G2输出为1，将G3开通，时钟脉冲CP可以经过G3进入D触发器的CP端。此时，由于S1S4均未按下，D1D4

9、均为0，所以触发器的状态不变。抢答开始，若S1首先按下，D1和Q1均变为1，相应的发光二极管亮；变为0，G1的输出为1，G2输出为0，将G3关断，时钟脉冲CP便不能经过G3进入D触发器，由于没有时钟脉冲，因此再接着按其他按钮，就不起作用了，触发器的状态不会改变。抢答判决完毕，清零，准备下次抢答用。图3.2（3）3.2.2 74LS00原理介绍74LS00的逻辑引脚图与功能表如下：图3.3 74LS00的逻辑引脚图1. 1A4A 2. 1B4B 输入端3. 1Y4Y 输出端4. GND接地端5. VCC接电源端表1 74LS00O输入、输出关系输入输出ABY01111010100174LS00是

10、两输入四与非门集成电路。当输入端中有一个或一个以上输入低电平时，输出端为高电平；当输入全部为高电平时，输入为低电平。显然、与非门是“与”逻辑的非运算，即“有0出1，全1出0”74LS00在本设计中充分发挥与非门的作用，将上一级的输入信号传入到一级，真正运用与非门“有0出1，全1出0”，为本设计提供方便。3.2.3555原理介绍555的逻辑引脚图与其内部结构图如下：图3.4 555的逻辑引脚图图3.5 555内部结构示意图555定时器是一咱模拟和数字功能相结合的中规模集成器件。555定时器成本低、性能可靠，只需外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电

11、路。它也常作为定时器广泛应用于仪表、家用电器、电子测量及自动控制等方面。555定时器电路主要由分压器、比较器、RS触发器、MOS开关管和输出缓冲器等几个部分组成。555定时器工作原理：定时器工作状态取决于电压比较器C1、C2，它们的输出控制着RS触发器和放电管T的状态，当高触发器TH的电压高于2VDD/3这个上门限电平的阀值电压时，上比较器C1输出为高电平，使RS触发器置“0”，即Q=0，=1，放电管T导通；当低触发端的电压低于VDD/3这个下门限电平的阀值电压时，下比较器C2输出为高电平，使RS触发器置“1”，即Q=1，=0，放电管T截止。若TH端电压高于2VDD/3或端电压低于VDD/3时

12、，两个比较器C1和C2的输出均为“0”，放电管T和定时器输出端将保持原状态不变。1. Vss接公共端或低电位端2. 低触发输入端3. OUT输出端4. 直接清零端5. CO电压控制端，通过其输入不同的电压值改变比较器的基准电压。不用时，要经0.01uF的电容器接地。6. TH高触发输入端7. D放电端。外接电容器，当T导通时，电容器由D经T放电8. VDD正电源端综上所述：由555构成的多谐振荡电路，其输出信号经三极管推动扬声器。该电路实际上是把555定时器组成双稳态触发器并接RC积分电路而构成的，其输出脉冲信号频率为f=1.4X 1/（R+12R2）C第四篇 设计电路图介绍4.1电路设计图4.2元件清单元件名称元件数量74LS175集成芯片1个74LS20集成芯片2个74LS00集成芯片6个555集成芯片1个电阻1M 四个；300 四个；1k 一个。；10k 一个；100 两个电容2个（1uF1个、470uF1个）开关5个第五篇 心得体会本次实验基本上实现了。不过由于最近期末考试，这次实验设计时间有点匆忙，虽然大部分的功能都实现了，但是对于电路的电路的改进没有做深入的探讨。从这次实验