T∕CVIA 17-2012 42英寸LED背光液晶电视屏结构与电气接口技术规范-Ver2.0VIP

1、ICS 33.160M 70/79标准T/CVIA-17-2012 代替CVIA-TJ-LCD/LED-2012-0142英寸LED背光液晶电视屏结构与电气接口技术规范（2.0版本）2012-01-01 发布2012-01-01 实施中国电子视像行业协会发布刖S11、醐22、结构部分23、电气接口部分7本规范是中国电子视像行业协会的推荐性标准，是协会相关会员单位在组织技术研发、采购和生产过 程中的主要参照标准，也推荐其他相关企业参考采用。LED背光液晶电视屏结构与电气接口技术规范，是根据产业和市场的发展需求，由中国电子视像行业 协会（简称视像协会）组织相关会员单位，共同制定的推荐性标准。本规范

2、旨在为企业提供彩色电视机 用液晶显示屏在结构和电气接口参数方面的一致性，以达到降低生产成本、规范生产秩序、促进市场繁荣 的目的。本规范主要起草单位：厦门华侨电子股份有限公司、青岛海信电器股份有限公司、TCL集团股份有限 公司、青岛海尔电子有限公司、创维RGB电子有限公司、四川长虹电器股份有限公司、康佳集团股份有 限公司、南京熊猫电子集团有限公司。本规范V2.0版主要是在V1.0版基础上增加了对于更窄边框屏和3D屏的相关定义。本规范的所有权、解释权和修订权属于中国电子视像行业协会。1、范围本标准给出了 42英寸LED背光液晶电视屏（以下简称为屏”）的结构和电气接口技术规范，这些规 范是根据目前中

3、国市场上被共同认可的主流产品规范而确定。2、结构部分注：结构部分定义，尺寸相关部分的单位，如无特别说明，都是毫米，缩写为mm。凸包、背锁螺孔和侧卡孔等的位置尺 寸均以屏的显示中心为基准；凸包高度以屏边框正面为基准。2.1关于外形长宽尺寸为968.4 mm x564 mm、两侧边框宽度为15 mm的屏2.1.1底座的立柱固定位置：参照本规范附件1的3D图纸，固定底座使用M3螺孔。屏厂家在开发 新屏时，如需更改，应第一时间通知视像协会并与起草本规范的整机厂沟通，提供合适的立柱固定位置。2.1.2凸包和螺柱的孔深度规格：标称深度24.8mm，特殊孔规格单独标出。2.1.3屏的厚度尺寸变更时，变化值应

4、1.5mm,并于第一时间通知视像协会并与起草本规范的整机 厂沟通，确定出合适的厚度尺寸。2.1.4屏背面的结构布局示意图和结构尺寸简图分别见图1和图2（详细数据见附件2的PDF文档）: 2.1.4.1屏的外形长宽尺寸：968.4 （H）x564（V）；侧边和顶部边框厚度16.2mm,底部边框厚 度 21.5mm。2.1.4.2 LED Driver板（即Converter板），位置在图1左上角，屏厂家可根据Driver板的大小 排布，但不能干涉到Driver板下面的六个凸包。2.1.4.3壁挂采用400*400的标准，四根M6螺柱高度为31mm。2.1.5屏的详细结构尺寸见附件1的3D图纸。图

5、142英寸LED背光液晶电视屏背面结构布局75意图3图2 42英寸LED背光液晶电视屏背面结构尺寸简图968,4i2.2关于外形长宽尺寸为958.2 mm X553.3 mm、两侧边框宽度为9.9mm的屏2.2.1详细数据按照本规范附件3的3D图纸和附件4的2D图纸，屏背面的结构布局示意图和结构尺 寸简图分别见图3和图4。2.2.2屏的外形结构尺寸：2.2.2.1夕卜形长宽尺寸为958.2 mm x553.3 mm。2.2.2.2边框宽度：侧边框为9.9mm，下边框为12mm。2.2.2.3侧边和顶部边框厚度16.2mm,底部边框厚度21,5mm。2.2.2.4屏边框正面到屏玻璃的距离为1.2

6、 mm 1,4mm。2.2.3屏背部基本参数：2.2.3.1壁挂采用400*400的标准，壁挂螺柱端面到屏边框正面的高度为25.7mm，内螺纹M6, 螺柱外径为4）14mm。2.2.3.2底座的立柱固定位置：凸包到屏边框正面的高度为17.4mm，螺孔为M4。屏厂家在开 发新屏时，如需更改，应第一时间通知视像协会并与起草本规范的整机厂沟通，提供合适的立柱固定 位置。2.2.3.3固定主板和电源板的螺孔为M3，凸包小端直径为8，大端直径20;其它位置的 M4凸包小端直径为巾10。2.2.3.4固定主板的凸包高度：凸包顶面到屏边框正面的高度为18.3mm2.2.3.5固定电源板的凸包高度：凸包顶面到

7、屏边框正面的高度为15.8mm （待CMI确认） 2.2.3.6固定音箱的凸包高度：凸包顶面到屏边框正面的高度为15.3mm2.2.3.7凸包和螺柱安装孔深度规格：深度多4.8mm，特殊孔规格单独标出。2.2.4屏背面螺孔位置如图5,孔的深度23.8。2.2.5屏顶侧和两侧卡扣方孔（尺寸为12x4）的位置如图6，方孔的深度22。图3 42英寸LED背光液晶电墟屏背面结构布局示意图（9.9mm侧边框）#涵277J图4 42英寸LED背光液晶电视屏背面结构尺寸简图（9.9mm侧边框）-S11L_广FJU 中 -:.13C21g1SISIlir 司1mi3o*,-215-215P_41.7-P485

8、坐标尺、J处为蟫孔位置，其中4个螺孔为M4,其余为M3:所有缧孔螺钉进入深入不小 于丄8mm图5 42英寸LED背光液晶电视屏背面螺孔位置图（9.9mm侧边框）?26.05r?26.0 丄95959595一 g?6C一 g?6C-屏iE面B尺、tx；方孔訖中心线尺11242英寸LED背光液晶电视屏侧面及顶面卡扣位置布局示意图图6 42英寸LED背光液晶电视屏顶侧和两侧卡扣方孔位置图（9.9mm侧边框）3、电气接口部分3.1 LED Driver接口定义如下:PINSymbolDescription1VDDBOperating Voltage Supply, +24V DC regulated2

9、VDDBOperating Voltage Supply, +24V DC regulated3VDDBOperating Voltage Supply, +24V DC regulated4VDDBOperating Voltage Supply, +24V DC regulated5VDDBOperating Voltage Supply, +24V DC regulated6BLGNDGround and Current Return7BLGNDGround and Current Return8BLGNDGround and Current Return9BLGNDGround and

10、 Current Return10BLGNDGround and Current Return11DETBLU status detection: Normal : 0-0.8V ; Abnormal : Open collector12VBLONBLU On-Off control: High (3.3V) : BL On ; Low (-0.30.8V/GND) : BL Off13VDIMN.C for no DC dimming. Or Internal PWM (0-3.3V for 20100% Duty, open for 100%) 14PDIMExternal PWM (10

11、%100% Duty, open for 100%) 3.2 LVDS接口定义如下：3.2.151-pin 的定义(适用于 60HZ/120HZ 2D/3D SG/PR 屏):PINNameDescription1N.C.No connection2N.C.No Connection3N.C.No Connection4N.C.No Connection5L/R out(SG)High(3.3V): L；Low(GND) : Ror： N.C.No Connection6ROTATEHigh(3.3V) : Rotate enable(Data mirror)； Open/Low(GND) :

12、 Normalor： N.C.No Connection7SELLVDSOpen/High(3.3V) for NS, Low(GND) for JEIDA8DCR1DCR PWM Dimming Signal InputDuty: TBD%100% (0-3.3V)or： N.C.No Connection9DCR2DCR PWM Dimming Signal OutputDuty: TBD%100% (0-3.3V)or： N.C.No Connection10DCR3DCR Function ON/OFF SelectionLow(GND)/Open : DCR Function Dis

13、able(Bypass DIMJN)High(3.3V) : DCR Function Enableor： N.C.No Connectionor:2D/3D(PR)High(3.3V) : PR 3DLow(GND)/ Open : 2D11GNDGround12CH10-First pixel Negative LVDS differential data input. Pair 013CH10+First pixel Positive LVDS differential data input. Pair 014CH11-First pixel Negative LVDS differen

14、tial data input. Pair 115CH11+First pixel Positive LVDS differential data input. Pair 116CH12-First pixel Negative LVDS differential data input. Pair 217CH12+First pixel Positive LVDS differential data input. Pair 218GNDGround19CH1CLK-First pixel Negative LVDS differential clock input.20CH1CLK+First

15、 pixel Positive LVDS differential clock input.21GNDGround22CH13-First pixel Negative LVDS differential data input. Pair 323CH13+First pixel Positive LVDS differential data input. Pair 324CH14- /NCFirst pixel Negative LVDS differential data input. Pair 4 (10bit) /NC (8bit)25CH14+/NCFirst pixel Positi

16、ve LVDS differential data input. Pair 4 (10bit) /NC (8bit)262D/3D(SG)Input signal for 2D/3D Mode Selection2-3.3V： SG 3D; 0-0.8V： 2Dor： N.C.No Connection27L/R inInput signal for Left Right eye frame synchronous2-3.3V： L; 0-0.8V： Ror： N.C.No Connection28CH20-Second pixel Negative LVDS differential dat

17、a input. Pair 029CH20+Second pixel Positive LVDS differential data input. Pair 030CH21-Second pixel Negative LVDS differential data input. Pair 131CH21+Second pixel Positive LVDS differential data input. Pair 132CH22-Second pixel Negative LVDS differential data input. Pair 233CH22+Second pixel Posit

18、ive LVDS differential data input. Pair 234GNDGround35CH2CLK-Second pixel Negative LVDS differential clock input.36CH2CLK+Second pixel Positive LVDS differential clock input.37GNDGround38CH23-Second pixel Negative LVDS differential data input. Pair 339CH23+Second pixel Positive LVDS differential data

19、 input. Pair 340CH24- /NCSecond pixel Negative LVDS differential data input. Pair 4(10bit)/NC (8bit)41CH24+ /NCSecond pixel Positive LVDS differential data input. Pair 4(10bit)/NC (8bit)42N.C.No Connectionor： LD_ENInput signal for Local Diming EnableH(3.3V) /Open: Enable; Low(GND):Disable43N.C.No Co

20、nnectionor： SCN (SG)SCN_ENL(GND)or Open: Scanning DisableH(3.3V): Scanning Enable44GNDGround45GNDGround46GNDGround47N.C.No Connection48VCC+12V power supply49VCC+12V power supply50VCC+12V power supply51VCC+12V power supply3.2.2 41-pin的定义(适用于120HZ屏):PINSymbolDescription1N.C.No connection2N.C.No Connec

21、tion3N.C.No Connection4N.C.No Connection5N.C.No Connection6N.C.No Connection7ReservedInternal Use Only (NC)8N.C.No Connection9GNDGround10CH30-Third pixel Negative LVDS differential data input. Pair 011CH30+Third pixel Positive LVDS differential data input. Pair 012CH31-Third pixel Negative LVDS diff

22、erential data input. Pair 113CH31+Third pixel Positive LVDS differential data input. Pair 114CH32-Third pixel Negative LVDS differential data input. Pair 215CH32+Third pixel Positive LVDS differential data input. Pair 216GNDGround17CH3CLK-Third pixel Negative LVDS differential clock input.18CH3CLK+T

23、hird pixel Positive LVDS differential clock input.19GNDGround20CH33-Third pixel Negative LVDS differential data input. Pair 321CH33+Third pixel Positive LVDS differential data input. Pair 322CH34- /NCThird pixel Negative LVDS differential data input. Pair 4(10bit) /NC(8bit)23CH34+ /NCThird pixel Pos

24、itive LVDS differential data input. Pair 4(10bit) /NC(8bit)24GNDGround25GNDGround26CH40-Fourth pixel Negative LVDS differential data input. Pair 027CH40+Fourth pixel Positive LVDS differential data input. Pair 028CH41-Fourth pixel Negative LVDS differential data input. Pair 129CH41+Fourth pixel Posi

25、tive LVDS differential data input. Pair 130CH42-Fourth pixel Negative LVDS differential data input. Pair 231CH42+Fourth pixel Positive LVDS differential data input. Pair 232GNDGround33CH4CLK-Fourth pixel Negative LVDS differential clock input.34CH4CLK+Fourth pixel Positive LVDS differential clock in

26、put.35GNDGround36CH43-Fourth pixel Negative LVDS differential data input. Pair 337CH43+Fourth pixel Positive LVDS differential data input. Pair 338CH44- /NCFourth pixel Negative LVDS differential data input. Pair 4(10bit)/NC (8bit)39CH44+ /NCFourth pixel Positive LVDS differential data input. Pair 4

27、 (10bit) /NC (8bit)40GNDGround41GNDGround备注：120Hz按照First、Second、Thirds Fourth对应奇、偶、奇、偶像素顺序; 60Hz按照First、Second对应奇、偶像素顺序。3.3电源和信号时序定义（屏时序包含下列参数信息）3.3.1 LCD驱动电路时序(LCD Driving Circuit)定义如图7Interface Signal (Tx)User Control Signal (LVDSselect, BITselect)Power Supply For LCDVlcdPower for BL图7 42英寸LED背光液晶电视屏LCD驱动电路时序3.3.2 LED 背光驱动时序(Sequence for LED Driver)定义如图 8O VParameterluesUnitsRemarksMinTypMaxT120msT2500-m$T310-msT40-msT5鎌10msVBL(Typ)x0.8图8 42英寸LED背光液晶电视屏LED背光驱动时序24V (typ )3.4 屏的SPEC中须对LED