计算机组成原理第四版课后题答案五,六章

1、第五章1请在括号内填入适当答案。在 CPU中:（1）保存当前正在执行的指令的寄存器是（指令寄存器IR）;（2）保存当前正要执行的指令地址的寄存器是（程序计数器PC）;（3）算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器 DR。2. 参见下图（课本P166图5.15）的数据通路。画出存数指令"STA R1， （R2）"的指令周期流程图，其含义是将寄存器 R1的内容传送至（R2）为地址的主存单 元中。标出各微操作信号序列。解："STA R1 , （R2）"指令是一条存数指令，其指令周期流程图如下图 所示：PCg GAR,R/诉駅D.Rfj u, I

2、 R(El- G, DR,R2* |r; AR,3. 参见课本P166图5.15的数据通路，画出取数指令"LDA (R3), RO" 的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。5. 如果在一个 CPL周期中要产生3个脉冲T1 = 200ns ,T2 = 400ns ,T3 =200ns,试画出时序产生器逻辑图。解：节拍脉冲T1 , T2 , T3的宽度实际等于时钟脉冲的周期或是它的 倍数，此时 T1 = T3 =200ns ,T2 = 400 ns ，所以主脉冲源的频率应为 f二1 / T1 =5MHZ 。为了 消

3、除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。 下图画出了题目要求的逻辑电 路图和时序信号关系。根据关系，节拍脉冲T1 , T2 , T3的逻辑表达式如下：T1 = C1 . , T2 =' - , T3 二6. 假设某机器有80条指令，平均每条指令由4条微指令组成，其中有 条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：微指令条数为：（4-1 ） X 80+1=241条取控存容量为：256 X 32位= 1KB7. 某ALU器件使用模式控制码 M S3, S2, S1, C来控制执行不同的算 术运算和逻辑操作。下表列出各条指令所要求的模式控

4、制码，其中y为二进制变量，F为0或1任选。试以指令码(A, B, H, D, E, F, G)为输入变量，写出控制参数 MS3, S2, S1, C 的逻辑表达式。M£3S2S1CB0110H. D01I010010yF01111G1011解：M=GS3二H+D+FS2=1C=H+D+(E+F)y8某机有8条微指令11-18，每条微指令所包含的微命令控制信号如 下表所示。權托令Itt 命冬fS 爭srACi77kV-vjVijV-7L訪V777LV71>77j Vh2匚a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制 字段为8位，请安排微指令的控制字段格式。解：经

5、分析，(e ,f ,h )和(b, i, j )可分别组成两个小组或两个字 段，然后进行译码，可得六个微命令信号，剩下的a, c, d, g四个微命令信号可进行直接控制，其整个控制字段组成如下:-e f hIlli-b i jIllia:d译码译码1107 0605 0403 02 01 00微拒令控制字段:01: e01：b10: f1(1:111: h11:1J11.已知某机采用微程序控制方式，其控制存储器容量为512 X 48(位) 微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用 水平型格式，后继微指令地址米用断定方式。请问：(1) 微指令中的三个字段分别应

6、为多少位？(2) 画出围绕这种微指令格式的微程序控制器逻辑框图。解：(I )假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；又因为控存容量为512单元，所以下地址字段为9位，。微命令字 段则是：(48-4-9) = 35 位。(2)对应上述微指令格式的微程序控制器逻辑框图如下图所示。其中 微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部 分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的0P码、各种状态条件以及判别测试字段所给的判别标志(某一位为1),其输出用于控制修改微地址寄存器的适当位数， 从而实现微程序的分支转移(此例微

7、指令的后继地址采用断定方式)。12 .今有4级流水线分别完成取值、指令译码并取数、运算、送结果四 步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。请问：（1）流水线的操作周期应设计为多少？（2）若相邻两条指令发生数据相关，而且在硬件上不采取 措施，那么第二条指令要推迟多少时间进行。（3）如果在硬件设计上加以改进，至少需推迟多少时间？解：（1）流水线的操作时钟周期t应按四步操作中最长时间来考虑，所以 t=100ns ；（2）两条指令发生数据相关冲突情况：ADD R1,R2,R3 ; R2+R3 R1SUB R4,R1,R5 ; R1-R5 R4两条指令在流水线中

8、执行情况如下表所示：、时钟扌iX1,234567ADDIFIDEX邮S'JEIFIDEX曲不采取措施IFIDEXWB采取措施.IPWEXViBADD指令在时钟4时才将结果写入寄存器R1中，但SUB指令在时钟3 时就需读寄存器R1 了，显然发生数据相关，不能读到所需数据，只能等待。如果硬件上不采取措施，第2条指令SUB至少应推迟2个操作时钟周期，即t=2 X 100ns=200ns;(3) 如果硬件上加以改进 (采取旁路技术 ), 这样只需推迟 1 个操作时钟 周期就能得到所需数据，即 t=100ns。15用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。解：衡量并行处理器性能的

9、一个有效参数是数据带宽(最大吞吐量)， 它定义为单位时间内可以产生的最大运算结果个数。设 P1 是有总延时 T1 的非流水处理器，故其带宽为 1/T1 。又设 Pm 是相当于P1m段流水处理器延迟时 间Tr，故Pm的带宽为1/(Tc+Tr)。 如果Pm是将P1划分成相同延迟的若干段形成的，则 T1mTc因此P1的带宽接近于1/mTc,由此可见，当 mTc>Tc+Tr满足时，Pm比 P1 具有更大的带宽。16. 流水线中有三类数据相关冲突：写后读(RAW相关；读后写(WAR 相关;写后写(WAW相关。判断以下三组指令各存在哪种类型的数据相关。(1) 11 LAD R1 , A ; M (A

10、)- R1, M( A)是存储器单元I2 ADD R2 , R1 ;( R2) + ( R1)- R2(2) I3 ADD R3 ， R4 ；(R3) +(R4)-R3I4 MUL R4 ， R5 ;( R4)X( R5)- R4 15 LAD R6 , B ; M (B)- R6, M( B)是存储器单元 I6 MUL R6 ，R7 ;( R6)X( R7)- R6解：(1)写后读(RAW相关；(2) 读后写(WAR相关，但不会引起相关冲突;(3) 写后读(RAW相关、写后写(WA)相关17参考教科书图 5.42 所示的超标量流水线结构模型，现有如下 6 条 指令序列：11 LAD R1,

11、B; M(B) - R1,M(B)是存储器单兀12 SUB R2, R1; (R2)(R1) R213 MUL R3, R4; (R3) X (R4) R314 ADD R4, R5; (R4)+(R5) R415 LAD R6, A; M(A) R6,M(A)是存储器单元16 ADD R6, R7; (R6)+(R7) R6请画出：1）按序发射按序完成各段推进情况图。2）按序发射按序完成的流水线时空图。1112DFDE 'EW1314FDIEEFDEE15DE !WDEE12545675910时钟解：（1）译码段执行段写回段时21112"12 '1113T41211

12、415161214135161514131261516 14137151613148161591610第六章1.比较单总线、双总线、三总线结构的性能特点 3.用异步通信方式传送字符"A"和"8"，数据有7位，偶校验1位。起始位1位，停止位I位，请分别画出波形图§空闲位解：字符 A 的 ASCII 码为 41H=1000001B 字符 8 的 ASCII 码为 38H=0111000B 串行传送波形图为：BIOOOOOICSBOOO_1 I I I I 11 Ih 押屮"8 ”注：B:起始位C :校验位S :停止位&同步通信之所

13、以比异步通信具有较高的传输频率，是因为同步通信OA. 不需要应答信号；B. 总线长度较短；C. 用一个公共时钟信号进行同步;D. 各部件存取时间比较接近。解：C9. 在集中式总线仲裁中，式响应时间最快，式对最敏感。A. 菊花链方式B.独立请求方式C.电路故障D.计数器定时查询方式解：B A C10. 采月串行接口进行7位ASCII码传送，带有1位奇校验位，I位起 始位和1位停止位，当传输率为9600波特时，字符传送速率为 。A. 960 B.873. C.1372 D.480解：A11系统总线中地址线的功能是 。A. 选择主存单元地址B. 选择进行信息传输的设备C. 选择外存地址D. 指定主存

14、和I/O设备接口电路的地址解： D12.系统总线中控制器的功能是 。A. 提供主存、I/O接口设备的控制信号和响应信号B. 提供数据信息C. 提供时序信号D. 提供主存、I/O接口设备的响应信号解： D14. PCI 是一个与处理器无关的 ，它采用 时序协议和 式仲裁策略，并具有 能力。A. 集中 B. 自动配置 C. 同步 D. 高速外围总线解：D C A B15. PCI 总线的基本传输机制是 传送。利用 可以实现总线间的传送，使所有的存取都按 CPU勺需要出现在总线上。PCI允许 总线工作。A. 桥 B. 猝发式 C. 并行 D. 多条 E. 猝发式解： B A C D E17. PCI 总线中三种桥的名称是什么？桥的功能是什么？解：PCI总线有三种桥，即 HOST/ PCI桥（简称HOST桥），PCI / PCI 桥和 PCI / LAGACY桥。在 PCI 总线体系结构中，桥起着重要作用：（ 1）接两条总线，使总线间相互通信； （2）是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地 址表。（3）利用桥可以实现总线间的卒发式传送。19.总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议, 请画出读数据的同步时序图。解：分五