数字时钟电子技术课程设计

1、课程名称：电子技术课程设计设计题目：数字时钟院 系：专 业：年 级：学 号：姓 名：指导教师：西南交通大学峨眉校区2013年8月27日课 程 设 计 任 务 书专 业电力机车 姓 名罗登学 号20116804开题日期： 2013年 7月 1日 完成日期：2013年 8月27日题 目数字时钟一、设计的目的主要目的是培养我们学生思行合一的思维模式。把在平时的课程教学上学习了许多理论知识应用于实践，以实践检验我们所学的知识是否正确，从而让我们对“科学生产力”有深刻理解，明确我们的学习目的，增强学习动力。同样重要的是，通过这一过程能让我们树立严谨的科学的作风，增强分析复杂问题的能力，提升信息的收集、筛

2、选与整理能力。一言以蔽之，通过这个综合设计，能让我们各方面专业素质得到提升。二、设计的内容及要求设计一个具备准确计时功能的计时装置，其应具备以下功能：1. 能够准确计时；2. 能够对小时和分钟进行人为调整；3. 对小时和分钟的调整相互独立，互不干扰；此外还要能够Multisim10软件进行仿真。三、指导教师评语四、成 绩指导教师 (签章) 年 月 日目录数字时钟4一、设计任务与要求4Ø设计任务4Ø设计要求4二、方案设计与论证4Ø方案设计4Ø方案论证5三、单元电路设计与参数计算5Ø24进制计数器的设计6Ø60进制计数器的设计7Ø

3、;时分秒计时电路设计9Ø显示电路设计9Ø校时电路设计10四、总原理图及元器件清单11Ø总原理图11Ø元器件清单11五、性能测试与分析12六、结论与心得13七、参考文献14数字时钟一、 设计任务与要求Ø 设计任务利用所学的电子技术基础知识，尤其是所学的各中规模集成电路设计一个能够数字时钟。Ø 设计要求1. 能够准确计时；2. 能够显示24小时制的时、分、秒；3. 能够进行人工校时；4. 用Multisim10软件进行仿真。二、 方案设计与论证Ø 方案设计图 1数字时钟总体结构框图由于“分”和“秒”是60进制的，所以需要一个60

4、进制的计数器，“时”是24进制的，故还需要一个24进制的计数器。用60进制计数器作“秒”和“分”的计时器，24进制计数器作“时”的的计时器。解决显示问题就需要译码器和显示器。至于校时问题，用两个开关来控制“时”、“分”计时电路的计时脉冲就可以轻松解决。电路的总体结构框图如图 1所示。Ø 方案论证鉴于整体考虑，24进制计数器和60进制计数器都用两片四进制同步计数器74LS160来构建，这样做的好处是，计数器输出的高低（前四位和后四位）都是8421码，这样就可以用带有8421码译码电路的数码显示模块，一步就解决了两个问题。至于校时问题，设计时已经说到，可以用两个开关来控制“时”、“分”计

5、时电路的计时脉冲就可以解决。计数脉冲可以用晶振，在Multisim10仿真中可以用时钟信号来等效。三、 单元电路设计与参数计算首先介绍要用到的主要集成电路的逻辑功能。图 2 74LS1601、十进制同步计数器74LS160管脚号功能A/B/C/D预置数输入端QA/QB/QC/QD计数结果输入端RCO进位输出端LOAD置数控制端（低电平有效）CLR复位控制端（低电平有效）ENP/ENT使能端CLK计数脉冲输入端其具有异步复位和同步置数功能。如图 2所示。2、与非门电路74LS00实现逻辑与非运算。如图 4所示。3、非门电路74LS04实现逻辑反相运算。如图 5所示。4、带8421码译码器的数码显

6、示电路DCD_HEX图 3 DCD_HEX图 4 74LS00图 5 74LS04具有8421码译码功能和显示功能。如图 3所示。Ø 24进制计数器的设计图 624进制计数器电路原理图首先将两片十进制同步计数器74LS160级联，即将低位的进位信号RCO连接到高位的计数脉冲输入端CLK，这样得到10*10的100进制计数器，再截取前24个状态就得到24进制计数器。采用异步复位法来截取，于是截取信号就应该是：QD2/QC2/QB2/QA2/QD1/QC1/QB1/QA1=0010 0100,于是将高位的QB与低位的QC用74LS00进行与非运算就得到复位信号，将复位信号输入到两IC的C

7、LR端，同时将复位信号用74LS04反相即可得到24进制计数器的进位信号。最后对芯片使能，即将两集成电路的ENT/ENP接高电平（+5V）。同时，由于没有使用预置数功能，所以要将这一功能屏蔽，只需要将置数控制端LOAD也接高电平即可。其电路原理图如图 6所示。图 724进制计数器子电路模型为了使电路形式简洁，将这一电路以子电路形式代替如下图 7所示：Ø 60进制计数器的设计首先将两片十进制同步计数器74LS160级联，即将低位的进位信号RCO连接到高位的计数脉冲输入端CLK，这样得到10*10的100进制计数器，再截取前60个状态就得到60进制计数器。采用异步复位法来截取，于是截取信

8、号就应该是：QD2/QC2/QB2/QA2/QD1/QC1/QB1/QA1=0110 0000,于是将高位的QB与QCE用74LS00进行与非运算就得到复位信号，将复位信号输入到两IC的CLR端，同时将复位信号用74LS04反相后就作为60进制计数器的进位输出。最后对芯片使能，即将两集成电路的ENT/ENP接高电平（+5V）。同时，由于没有使用预数功能，所以要将这一功能屏蔽，只需要将置数控制端LOAD也接高电平即可。其电路原理图如图 8所示。图 860进制计数器电路原理图为了使电路形式简洁，将这一电路以子电路形式代替如下图 9所示：图 9 60进制计数器子电路模型以上24进制和60进制计数器子

9、电路的管脚功能如下：IO4/IO3/IO2/IO1低四位输出端IO8/IO7/IO6/IO5高四位输出端IO9计时脉冲输入端IO10进位输出端注：24进制计数器是用作“时”计时电路，不需要进位，故其没有拉出进位输出端IO10。Ø 时分秒计时电路设计图 10 时分秒电路设计用60进制计数器作“分”和“秒”的计时电路，24进制计数器作“时”计时电路。将“秒”计时电路的进位输出端接“分”计时电路的计时脉冲输入端，同样将“分”计时电路的进位输出端接“时”计时电路的脉冲输入端。“时”、“分”和“秒”各自计时电路都有高四位和低四位输出，“秒”计时电路还需要用一个独立时钟脉冲源输入计时脉冲。其电路

10、原理图如图 10所示。Ø 显示电路设计图 11 显示电路设计由于本次设计的计数器是用74LS160以10*10方式截取的进制，所以每个计数器输出的高四位和低四位都是8421码，故可以将计数器输出端直接接入带有8421码的译码器的数码显示模块电路。其电路原理图如图 11所示。Ø 校时电路设计图 12 校时电路设计用两个单刀双开关来控制“时”、和“分”计时电路的计时脉冲来源来实现可以人工校时功能。由于“秒”校时没有多大意义，所以没有设置秒的校时电路。其电路原理图如图 12所示。四、 总原理图及元器件清单Ø 总原理图图 13 数字时钟总体电路原理图Ø 元器件清

11、单元件名称元件功能74LS160十进制同步计数器74LS00与非门电路，实现逻辑与非运算74LS04非门电路，实现逻辑非运算DCD_HEX带8421码译码功能的数码显示ICKEY单刀双掷开关，本次设计中用于校时CLOCK_VOLTAGE电压型时钟脉冲信号源五、 性能测试与分析设计完成后，用Multisim10进行仿真，仿真结果如下所示；图 14 性能测试11. 显示为：00:02:11图 15 性能测试22. 用“分”校时键“M”校时为：00:50:40图 16 性能测试33. 用“时”校时键“H”校时为：16:53:064. 性能分析：通过以上三步，可以说明电路设计基本正确，具备准确计时功能

12、，而且能进行“时”与“分”的独立校时，运行稳定正确，同时还可以改变校时电路的V2的频率来调整校时的时候数字跑的速度。六、 结论与心得本次课程设计，首先明确设计任务为设计一个数字时钟，然后拿出总体设计方案并对方案进行了论证，接着进行单元电路的设计，相关数据的计算，又根据设计选择恰当的集成电路或元件，画出电路原理图并在Multisim10中进行了仿真，仿真结果与预期基本一致，本次设计圆满结束。通过这次设计，感触最深的是科学理论知识转化为生产力还需要实践操作能力、还需要实干精神。我们在课堂上所学的理论知识不经过实践的检验就永远不知道它是否正确，就不知道它对日常生活会产生怎样的深刻影响。正是通过这次课

13、程设计，让我们初步了解到我们所学的知识并不是永远沉睡的死板的公式，而是活跃在我们的日常生活中，细心一点我们就可以找到这些知识在生活听痕迹。从而从另一方面极大增强了我们对学习的热情，对科学的崇敬。这是在精神层面对我们产生的影响。在实际生活层面，通过这次课程设计，主要增强了我们理论联系实际的能力，或者说增强了我们的知识转化能力，这样说更为形象。在知识经济时代和信息经济时代的今天，可以说“转化”能力可以说是在社会上立足的必备素质，这样就强化了我们的社会生存能力。在设计过程中会遇到各种各样的问题，对这些问题利用盐业知识进行分析，比较，最后确定最佳解决方案。这一系列过程都在强化我们的思维拓展能力，让我们分析思考问题更加周密。一言以蔽之，这次课程设计让我们各方面素质都得到了一定提升。七、 参考文献1 阎