数电加法计数器无效态000101

1、目录1课程设计目的与作用11.1课程设计任务12软件环境介绍13三位二进制加法计数器（无效态：000 101）13.1基本原理13.2设计过程23.3逻辑电路图53.4仿真结果54串行序列检测器设计（检查信号0101）84.1串行序列检测器状态图84.2设计过程84.3逻辑电路图114.4仿真结果115 12及7进制可控计数器设计135.1基本原理135.2设计过程135.3逻辑电路图155.4仿真结果166设计总结与体会197参考文献191课程设计目的与作用(1) 熟练掌握三位二进制加法器的设计和检测。(2） 学习并掌握信号的简单检测以及其电路的设计。(3) 学会利用所学知识设计不同要求的电

2、路以实现不同的逻辑功能。 (4） 熟练multisim的操作技能。1.1课程设计任务(1)三位二进制加法计数器（无效态：000 101）(2)串行序列检测器（检测序列：0101）(3)12及7进制可控计数器的设计及仿真2软件环境介绍Multisim是加拿大IIT公司推出的基于Wendows的电路仿真软件，由于采用交互式的界面，比较直观，操作方便，具有丰富的元器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的应用。针对不同的用户，提供了多种版本，如学生版，教育版，个人版和超级专业版等。其中教育版适合高等学校的教学使用。启动Multisim后，屏幕上显示主界面。主界面主要由菜单

3、栏，系统工具栏，系统设计栏，设计工具栏，元件工具栏，仪器工具栏，使用中元件列表，仿真开关，状态栏以及电路图编辑窗口等组成。3三位二进制加法计数器（无效态：000 101）3.1基本原理计数器是利用统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按长短可分为：二进制，十进制和N进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加计数的功能，又能完成递减的功能，则称其为可逆计数器。同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。 3.2设计过程001 /0010 /0 011 /0100 /0110 /0111

4、/1 图3.2三位二进制加法计数器状态图（1）选择触发器由于JK触发器功能齐全、使用灵活，故选用3个下降沿JK触发器。（2）求时钟方程CP0=CP1=CP2=CP（3）求输出方程 输出方程的卡诺图为： Q1nQ0n Q2n 00 01 11 10XXX010100011110XXX001111 0 1图3.2.2输出方程次态卡诺图输出方程为：Y= Q2nQ0n(4) 状态方程：次态卡诺图： Q1nQ0n Q2n 00 01 11 10X0101X01 0 1 图3.2.3 Q2N+1的次态卡诺图 Q1nQ0n Q2n 00 01 11 10X1 0 1 1 X 0 1 0 1 图3.2.4 Q

5、1N+1的次态卡诺图 Q1nQ0n Q2n 00 01 11 10X0 0 1 0 X 1 1 0 1 图3.2.5 Q0N+1的次态卡诺图状态方程： Q2n+1=Q2nQ1nQ0n + Q2nQ0n Q1n+1=Q1n+Q0nQ1n Q0n+1=Q2nQ0n+Q1nQ0n(5) 驱动方程为:J2=Q1nQ0n J1=1 J0=Q1nK2=Q0n K1=Q0n K0=Q2n(6) 检查能否自启动无效态（000,101）000001 010111所以能自启动。(7) 仿真结果分析按动时钟脉冲开关，观察三个指示灯的变化情况，并将结果与理论值与真值表比较。实验过程中集成芯片74LS112的16脚接5

6、V直流电源，8脚接地：集成芯片74LS00和74LS08的14脚接5V直流电源，7脚接地。最后结果：CPQ2Q1Q0Q2n+1Q1n+1Q0n+11001010201001130111004100110511011161110013.3逻辑电路图图3.3 三位二进制同步加法计数器逻辑电路图3.4仿真结果图3.4.1 三位二进制状态001状态 图3.4.2 三位二进制010状态仿真图3.4.3 三位二进制011状态仿真 图3.4.4 三位二进制100状态仿真图3.4.5 三位二进制110状态仿真图3.4.6 三位二进制111状态仿真4串行序列检测器设计（检查信号0101）4.1串行序列检测器状态

7、图1/0： 0/0 S0(00) 0/0 S1(01) 1/0 S2(10) 0/0 S4(11)1/0 0/0 1/14.2设计过程(1) 选择触发器由于JK触发器功能齐全、使用灵活，故选用2个下降沿JK触发器。(2) 求时钟方程CP0=CP1=CP(3) 求输出方程输出方程的卡诺图为： Q1nQ0n Xn 00 01 11 1000 0 0 0 0 1 0 0 1 图1.12 输出方程卡诺图输出方程为 Y= X Q1nQ0n(4) 状态方程： 电路次态卡诺图： Q1nQ0n X 00 01 11 100101 01 11 00 10 00 00 0 1 图1.13 电路次态卡诺图Q1N+1

8、的次态卡诺图为Q1nQ0n X 00 01 11 1000 0 1 0 1 0 0 0 1 图1.14 Q1N+1的次态卡诺图Q0N+的次态卡诺图 Q1nQ0n X 00 01 11 1011 1 1 0 0 0 0 0 1 1.15 Q0N+1的次态卡诺图 状态方程： Q1n+1=XQonQ1n+XQ0nQ1n Q0n+1=XQ0n+XQ0n（5）驱动方程为: J1=XQ0n J0= X k1=XQ0n k0= X （6）结果分析按动时钟脉冲开关，观察三个指示灯的变化情况，并将结果与理论值与真值表比较。实验过程中集成芯片74LS112的16脚接5V直流电源，8脚接地。集成芯片74LS00、7

9、4LS11和74LS08的14脚接5V直流电源，7脚接地。RD SP都置1 CPK Q1Q0Y10 01021 10030 1101 1114.3逻辑电路图 图4.3 串行序列检测器逻辑电路图4.4仿真结果 图4.4.1 X=0 Q1Q0 =01 Y=0仿真图 图4.4.2 X=1 Q1Q0 =10 Y=0仿真图 图4.4.3 X=0 Q1Q0 =11 Y=0仿真图 图4.4.4 X=1 Q1Q0 =11 Y=1仿真图5 12及7进制可控计数器设计5.1基本原理用一片74161芯片设计12及7进制计数器时，分别采用同步置数端和异步清零端，然后在通过开关控制使计数器变成12或者7计数的功能，从而

10、完成12及7进制可控计数器的设计。5.2设计过程(1) 用74161的同步置数端完成12进制可控计数器的设计：写出的二进制代码：归零逻辑： (2) 用74161的异步清零端完成7进制可控计数器的设计：求归零逻辑：(3) 结果分析CPK屏幕显示数字计数10 11202230334044505560667077808890991001010110111112001211112122313341445155616671075.3逻辑电路图 图5.3 12及7进制可控计数器逻辑电路图5.4仿真结果 图5.4.1 12进制可控计数器8状态仿真 图5.4.2 12进制可控计数器10状态仿真 图5.4.3

11、12进制可控计数器11状态仿真图5.4.4 7进制可控计数器1状态仿真图5.4.5 7进制可控计数器3状态仿真图5.4.6 7进制可控计数器5状态仿真6设计总结与体会通过此次课程设计，使我更加扎实的掌握了有关计数器方面的知识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查终于找出了原因所在，也暴露出了实验前我在这方面的知识欠缺和经验不足，认识到实验前一定要按老师的要求认真预习，这样不仅有利于自己对实验原理的理解，而且可以更好地完成实验，还能够加强自己对相关课程的理解，这对自己学习是非常有用的。在课程设计过程中，不断有新的小错误，不断改正，不断领悟，不断获取。这次课程设

12、计终于顺利完成了，通过这次亲自实践，我也从中学会了如何在multisim软件环境下仿真电子电路。实践出真知，通过亲自动手制作，使我们掌握的知识不再是纸上谈兵。7参考文献1 数字电子技术基础简明教程.余孟尝主编.第三版.高等教育出版社，2006. 2 数字逻辑实验指导书.张利萍，张群芳.信息学院数字逻辑实验室成 绩 评 定 表学生姓名王轲班级学号1203010306专 业自动化课程设计题目数字电子课程设计评语组长签字：成绩日期 2014 年 月 日 课程设计任务学 院信息科学与工程学院专 业 自动化学生姓名王轲班级学号 1203010306课程设计题目1、三位二进制加法计数器（无效态：000 101）2、串行序列检测器（检测序列：0101）3、12及7进制可控计数器的设计及仿真内容及要求：(1)通过理论分析计算得出构建电路所需的未知量；(2)在实验箱上根据计算结果连接并调试电路(3)采用multism仿真软件建立电路模型，给出仿真结果并分析第一周：数字电子设计第1天：1. 布置课程设计题目及任务。2. 查找文献、资料，确立设计方案。第23天：1. 安装multisim软件，熟悉multisim软件仿真