二十四小时制时钟设计

1、沈阳航空航天大学课 程 设 计（说明书）二十四小时制数字钟系统设计班级 / 学号 14010101/37 学 生 姓 名 赵 志 鸿 指 导 教 师 徐 嵩 沈阳航空航天大学课 程 设 计 任 务 书课 程 名 称 数字逻辑课程设计 课程设计题目 二十四小时制数字钟系统设计 课程设计的内容及要求：一、设计说明与技术指标设计一个二十四小时制数字钟系统电路，技术指标如下：该数字钟系统要求利用二十四小时制表示时间，利用6位数码管进行具体时间显示；另外要求有三个按键进行时间调节，一个调整时间功能键，按一次此键进入调时功能；连按两次进入调分功能；连按三次进入调秒功能；另外两个按键分别为“+”功能与“-”

2、功能。 二、设计要求1在选择器件时，应考虑成本。2根据技术指标，通过分析计算确定电路和元器件参数。3画出电路原理图（元器件标准化，电路图规范化）。三、实验要求1根据技术指标制定实验方案；验证所设计的电路，用软件仿真。2进行实验数据处理和分析。四、推荐参考资料1. 童诗白，华成英主编数字电子技术基础M北京：高等教育出版社，2006年五、按照要求撰写课程设计报告成绩 指导教师 日期 一、概述数字时钟是用数字集成电路做成的现在计时器，与传统的机械钟相比有走时准确，显示直观（六位数码显示器），无机械传动装置等优点。而且钟表的数字化给人们生产生活带来了极大的方便，大大地扩展了钟表原先的单一报时功能。诸如

3、自动报警，定时广播，定时启闭电路，定时开关烘箱，通断电力设备，甚至各种定时电器的自动启动等。所有这些都是以钟表数字化为基础的。因此，研究数字的应用原理及扩大其应用，有着非常现实的意义。关于二十四小时制时钟系统的设计，我用的主要是六位数码管显示时间，减小了计时误差，这种表具有时，分，秒显示的功能，还可以进行时分秒的校对，片选的灵活性也很不错。本设计利用了六片74LS192芯片来实现数字时钟的计时和校时功能，其中74LS160是核心元件，用来作为切换控制档位的十进制计数器，同时采用数码管经过74LS162芯片相关进位和借位动态显示“时”，“分”，“秒”的现代计时装置。它的计时周期是24小时，满刻显

4、示度为“00时00分00秒”，另外具有校时功能，断电后有记忆功能，恢复供电时可实现计时同步等特点。在校时过程中，通过一个弹簧开关摁键的次数将数字时钟的“时”“分”“秒”档位锁定，再通过另外两个弹簧摁键实现加减从而达到校时的目的。本报告意在表达本设计的中心思想，其由概述部分，方案论证部分，电路设计部分，性能测试部分，结论，性价比，课设体会及合理化建议，参考文献和两个总电路图，元器件清单几个大部分组成。二、方案论证设计一个二十四小时制数字钟系统电路，技术指标如下：该数字钟系统要求利用二十四小时制表示时间，利用6位数码管进行具体时间显示；另外要求有三个按键进行时间调节，一个调整时间功能键，按一次此键

5、进入调时功能；连按两次进入调分功能；连按三次进入调秒功能；另外两个按键分别为“+”功能与“-”功能。方案原理图如图1所示。图1 二十四小时制时钟系统电路原理框图本设计最大的特点是芯片的选择。不同的芯片选择，将决定数字时钟的电路构成模块。作为本方案所选择的芯片， 74LS192为可预置的十进制同步加/减计数器，清除端是异步的。当清除端为高电平时，不管时钟端状态如何，即可完成清除功能。74LS192的预置也是一异步的，当置入控制端为低电平时，不管时钟的状态如何，输出端即可预置成与数据输出端相一致的状态。芯片的计数是同步的，靠时钟端同时加在4个触发器上实现，在时钟端上升沿作用下QAQD同时变化，从而

6、消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用UP或DOWN，此时另一个时钟应该为高电平。当计数上溢出时，进位输出端CO输出一个低电平脉冲，其宽度为CO低电平部分的低电平脉冲；当计数下溢出时，借位输出端BO输出一个低电平脉冲，其宽度为BO低电平部分的低电平脉冲。74LS192功能表如表2所示。表2 74LS192功能表本方案的支撑资源是在时钟脉冲的作用下能够进行数字时钟的具体时钟显示。三、电路设计1.时间“秒”的计时电路其电路图如下图3所示。图3所示的电路图中电路通过74LS192清零端CLR接低电平，置数端LOAD-接入高电平U6完成二位数秒的个位十进制0-9的循环。当位

7、于右边作为时间秒的个位芯片计数到9时产生进位输出至左边最为时间秒的十位的加计数端完成进位，同时U9数码管计数循环至0。完成一次十进制计数器的进位功能要求，U5在U6的进位作用下进行计数，根据二十四小时制时钟的特性，时间“秒”的十位应该是0-5的六进制计数器，因此在U5进行计数时加入了两个或门和一个与非门U46A，U47A和U39A使得U5在计数范围0-5置数端为高电平输入，再配合三输入与门和或非门U15A和U14A，在计数器输入端为0110时组合们电路输出为高电平，在完成向时间“分”的个位进位的同时计数器置零，即时间“秒”的个位完成0-5的循环重新置零。此时整个时间“秒”的计时电路完成00-5

8、9一分钟的计数。 图3 时间“秒”的计时电路图2.时间“分”的计时电路计时电路图如下图4所示。时间“分”的计时电路中个位和十位为00-59的六十进制计数器。两片74LS192的计数功能与时间“秒”的计时电路相似。都是由一片74LS192芯片的十进制计数器和一片作为六进制的计数器组合成能完成二十四小时制时钟的两位数的“分”的六十进制的计时循环。不同是作为时间“分”的个位计数器所产生的计数是有“秒”电路完成一个循环进位输入到芯片加计数UP端，依靠进位获得计数。同样，当“分”电路的个位完成了五个0-9的循环，此时的计数器同样在两个或门一个与非门以及一个三输入与门一个或非门达到对特定输入端的二进制数清

9、零和进位的设计要求完成了十位的74LS192芯片输出端所连接的数码管示数0-5六进制的循环，并进行了一次对时间“时”的进位输出。另外，在正常的时钟计时过程中只有有效的“时”“分”“秒”电路进位输出影响加计数时钟输入端，因此“秒”电路对“分”的借位输出影响和“分”电路对“时”电路的借位输出影响是作为电路校时电路模块的分析。 图4 时间“分”的计时电路图3.时间“时”的计时电路在二十四小时制数字时钟系统设计中，时间“时”的计时电路是在“分”的进位输出到加计数时钟输入端。“时”在电路中所要求的是00-23的循环。即要求芯片表示的个位在产生第二次进位前循环范围是0-9的十进制可逆计数器，但是当表示时间

10、“时”的电路产生第二次进位输出加在加计数时钟输入端成为0010，相应的数码管显示数字为2时，此时的表示个位的可逆计时器的循环范围变为0-3，最后完成整个时钟电路的相互进位输出的二十四小时的循环，即完成了设计电路二十四小时的计时功能。时间“时”的计时电路图如图5所示。单独的74LS192芯片与数码管连接，完成作为可逆十进制计数器的功能。所加的门电路是实现完成00-23循环的关键。与非门U38A和四输入与非门U67A所完成的功能是当U36芯片的输入为0000和0001时芯片U35能够正常作为十进制可逆计数器的功能，完成0-9的循环。另外的一个与门连接一个数码管的第三引脚和另一个数码管的第二引脚，所

11、完成的功能是当U40由第二次的进位输出端输出为0010和U35输出0100时，两个计数器马上同时由于清零端CLR接入的高电而产生的作用下清零，完成了一次二十四小时制时钟的“时”部分电路的循环。 图5 时间“时”的计时电路图4.时钟电路的校时电路作为时钟设计类的二十四小时制时钟系统，在能够正常计时的前提下，校时功能也是不可或缺的一个模块。具体电路图分别如下图6、7、8所示。时钟电路的校时方式都是通过两个弹簧开关，实现在数码管上直观地显示出时钟计时的时间的加减。对于“秒”校时电路来说，当74LS160组合的门电路输出为0011锁定“秒”电路同时与时钟信号输出为高电平时，“秒”计数器的加计数时钟输入

12、端就取决于每次弹簧开关的闭合所给的脉冲开关所产生的进位，从而 图6 时间“秒”的校时电路图7 时间“分”的校时电路实现加计数。同样，当四位二进制可预置的同步计数器锁定在“秒”的档位，即输出为0011时，加计数时钟输入端为低电平，减计数时钟输入端在两个与门和两个非门的作用下输入为高电平，从而通过N控制的开关的开闭给出脉冲实现数字时钟“秒”的减计数。“分”和“时”的加减时钟信号输出端的工作原理和“秒”相似。当四位二进制可预置的同步计数器74LS160芯片的输出为0010时，“分”电路即被锁定，再通过三个与门和两个或门组成的门电路逻辑作用下，加减的计数都直接由弹簧开关的开闭所给的高低电平的脉冲所决定

13、。同样，当四位二进制可预置的同步计数器锁定在“时”的档位，也就是芯片输出为0001时，由与门或门和非门逻辑组合，使得校时电路能完美的由单Y或单N键控制输出的加减时钟信号。从而达到分时，分，秒三个部分的互不影响的校时。具有更加方便快捷，操作简单的特点。图8 时间“时”的校时电路5.时钟校时电路的辅助调节电路 在进行二十四小时时钟的校时的时候要求在时，分，秒之间独立调节，互不影响，实现单独加或者减，从而能够更加快捷地调节时间。在辅助调节电路中，通过74LS160十进制计数器的输出端与分别与“时”“分”“秒”工作电路的校时模块进行逻辑组合的门电路共同作用，当计数器输出为0000时，整个时钟计数电路为

14、正常工作状态，当计时器输出为0001时，表现为“时”电路被锁定，进入校时状态。在高电平的作用下，不受“分”电路的进位影响。此时发生作用的只有UP/DOWN,由被接入电路的两个弹簧开关，给出脉冲，达到调节电路输出，控制时间。同理，当计数器的输出为0010，电路进入调分的状态，原理与调时相同；当计数器输出为0011，电路进入调秒的状态。同时在功能要求上，74ls160要求被设计为循环范围为0-3的四进制计数器。校时电路的辅助调节辅助电路图如下图9所示。图9 校时电路的辅助调节电路四、性能的测试1.电路计时和校时电路测试 四进制计数器的输出与时间电路的工作状态关系如下表10所示。测试结果通过比较计数

15、器输出的二进制数通过数码管的十进制数字显示实现时，分，秒电路的计数和独立校时是否和设计要求中的弹簧开关所给的脉冲次数而达到的电路计时和校时功能相同。表10 74LS162计数器的输出与电路的状态关系计数器输出0000000100100011“时”电路0100“分”电路0010“秒”电路0001 假设我在校时电路过程中通过弹簧开关输入为0001，此时的“时”电路应该被锁定，再通过加减的弹簧开关能将二十四小时制时钟的时调节为11，具体仿真结果电路图如下图11所示。 图11 计数器与“时”电路的仿真关系图 从仿真图中可以看出仿真结果与所预期的实现的功能是一致的。说明电路的设计符合设计要求。五、结论在

16、二十四小时制时钟的设计中，根据设计要求主要实现两个功能，一个是作为计时电路，能够充分利用六块74Ls192进行计时，实现时钟时分秒的直观显示；第二个功能是校时，做为核心功能要求。在电路的设计是将以个开关分开控制时分秒三个模块的时间调节。由秒置数端介入的高电平开始，进位分电路，电路开始显示分钟，再循环进位，显示时；再由74LS160输出端控制电路校时模块。总的设计电路相对于任务书要求，该数字钟系统要求利用二十四小时制表示时间，利用6位数码管进行具体时间显示；另外要求有三个按键进行时间调节，一个调整时间功能键，按一次此键进入调时功能；连按两次进入调分功能；连按三次进入调秒功能；另外两个按键分别为“

17、+”功能与“-”功能。电路都能够完美实现，唯一觉得稍微有点不足的地方是校时电路的分别控制。由于计数器输出0001，0010和0011都是由开关的脉冲给出的，在电路的工作状态切换控制时间模块的时候，相当于是由高电平的脉冲所控制的，从而在数码管上显示出的是每次切换时分秒的校时电路相应的电路会出现+1的/现象，这对校时电路中想要实现减计数数字时钟信号的输出不怎么方便。六、性价比本电路的设计只用到了六块74LS192的芯片和一片74LS160芯片，七个数码管和一些门电路器件外加两个弹簧开关。由于基本功能的芯片来源广泛同时价格便宜，批发价格都在一个相对便宜的范围，门电路所需要的一些器件更是常见常用易得和

18、起到简化电路的作用，因此用于设计电路的电路器件在能够完美的实现所预期的功能的前提下，成本还被控制在了一个很低的范围。也就是说性能与价格的比值处在一个较高的水平，因此，对于本次二十四小时制数字时钟的电路设计性价比还是相对较高。七、课设体会及合理化建议这次课设对本人来说，所花费的精力是在大学到现在两年做的课程设计中最大的。可能是由于本人在这个学期在数字逻辑和模拟电路两门学科的基础比较薄弱的缘故，在刚刚拿到课设题目要求的时候，最大的感触是很茫然。这门学科在进行自主电路设计的时候涉及到的芯片选择很灵活，而且芯片很多引脚功能看起来差不多但实际上在线路上有很大区别。从功能上看本次的电路设计用74LS192这种可逆计数器而且加计数和减计数的引脚是分开的，个人认为是比较理想的选择，但是之前由于对芯片不是很熟悉，基础不是很好在电路上走了不少弯路。在功能实现上也碰见了不少问题，都是一发牵全身的细节东西。这段时间在网上查阅了很多芯片资料，就连所用到的弹簧开关也是第一次接触。对于这次课程设计的相关建议是，在现在越来越重视学以致用，而且通过亲身经历实践获取知识的方式是最有效率的。但同时对我们的要求也应该与时俱进，现在的社会数字式钟的应用越来与广泛，其所要求的功能也是越来越新颖和实用。因此希望在以后的设计中所加入的功能能够更加实用。参考文献1 阎石主编. 数字电子技术. M北京：高等教育出版社，2006年2