微机原理复习思考题存储器

1、第 5 章 内存储器及接口1. 微型计算机中存储器分成哪几个等级？它们各有什么特点？用途如何？解答：微型计算机中存储器分为外部存储器和内部存储器。外存容量大，但存取速 度慢，且 cpu 使用外存信息时需先把信息送到内存中。 内存容量小，存取速度快， 其信息 cpu 可直接使用，故外存存放相对来说不经常使用的程序和数据。另外， 外存总是和某个外部设备有关。 内存容纳当前正在使用的或者经常使用的程序和 数据。2. 什么是直接寻址范围？地址线的多少与它有什么关系？解答：直接寻址范围就是利用地址线可寻址的最大地址范围， 以地址线的位数为指 数，以 2 为底数的幂为最大直接寻址范围。3. 根据你对 CP

2、U 和各种存储器的了解，一个微型计算机是如何开始工作的？ 解答：计算机工作时，一般先由 ROM 中的引导程序，启动系统，再从外存中读取 系统程序和应用程序，送到内存的 RAM 中。在程序的运行过程中，中间结果一 般放在内存 RAM 中，程序结束时，又将结果送到外存。4. 存储器的存取时间是什么意思？它在系统设计时有什么实际意义？ 解答：存储器的存取时间是指存储器接收到稳定的地址输入到完成操作的时间， 系 统设计时可以据此考虑数据传输、总线的选择和时序安排。5. 什么是随机存储器？它在系统中起什么作用？解答：随机存取是指对所有的存储单元都可以用同样的时间访问， 起到暂时保存中 间结果和运行的程序

3、。6. 什么是只读存储器？它在系统中起什么作用？解答：存储器被写入后，只能被读出而不能用通常的办法重写或改写，以保存启动 程序和部分固化系统程序段作用。7. 动态 RAM 为什么要刷新？在芯片引脚上具备什么信号条件才能进行刷新？ 解答：因为动态 RAM 利用电容表存储电荷信息电容的放电过程会导致所存电荷流失刷新时所有芯片的CS端均处于无效状态CE有效状态。8. 8086CPU 在组织系统时，为什么要把存储器分为奇和偶两个体？如何实现 这种控制？由此推想，对 32 位 CPU 应该有几个控制信号，才能保证单字节， 双字节和一个等寻址都能进行的要求？解答：8086的数据总线 16位，但 1 个内存

4、单元中存放的数是 8位，为了一次对 2 个单元进行访问， 要把存储器分为奇和偶两个体。 每个内存单元都一个地址， 要 访问 2 个单元时，从偶存储器开始，可用一个控制信号来选择。那么，对 32为 CPU 应该有 4 个控制信号，才能保证单字，双字节和一个等寻址都能进行的要 求。9. 用存储器件组成内存时，为什么总是采用矩阵形式？请用一个具体例子说 明。解答：简化选择内存单元的译码电路， 通过行选择线和列选择线来确定一个内存单 元，因而用存储器组成内存时，总是采用矩阵形式。比如，要组成 1K 字节的内 容，如果不用矩阵来组织这些单元，而是将它们一字排开，那么就要 1024 条译 码线才能实现对这

5、些单元的寻址。 如果用 32*32 的矩阵来实现排列， 那么，就只 要 32 条行选择线和 32 条列选择线就可以了。 （耿彩彩）10. 在选择存储器件时，最重要的考虑因素是什么？此外还应考虑那些因素？解答：最重要的因素是位容量。此外，还应考虑易失性、只读性、速度、功耗、可 靠性、价格等。11. 什么叫静态 RAM ？静态 RAM 有什么特点？解答：不需要进行周期性刷新的既可读又可写的存储器。其特点如下：（1）优点：不需要进行刷新，简化了外部电路。（2）缺点： 静态 RAM 基本存储电路中包含的管子数目比较多，导致一个器件的位容 量比采用类似设计方法的非静态 RAM 要少。 静态 RAM 基本

6、存储电路中 2 个交叉耦合的管子总有 1 个处于导通状态， 所以会持续地消耗功率，导致静态 RAM 的功耗比较大。12. 静态 RAM 芯片上为什么往往只有写信号而没有读信号？什么情况下可以从 芯片读得数据？解答：对于存储器来说， 在允许信号有效之后， 一定是进行读 /写操作， 而且非写即 读，使得只用写信号 WE 就可以既控制写操作又控制读操作。 在读操作时， 写脉 冲发生器不产生负脉冲， 而是使 WE 端处于高电平， 此高电平就用来作为读出信 号。13.动态 RAM 工作时有什么特点？和静态 RAM 比较，动态 RAM 有什么长处？有什么不足之处？动态 RAM 一般用什么场合？解答：动态

7、RAM 工作时，每隔一定的时间就要进行全面的刷新。和静态 RAM 相比，动态 RAM 有以下长处：高位密度；低功耗特性；价格低廉。不足之处：在刷新周期中，内存模块不能启动读周期或写周期， 即要等刷新周 期完成之后，才能启动读 周期或写周期。动态 RAM 一般用于内存模块。14. 8086 在对存储器进行操作时，有什么特点？画出8086系统在读周期和写周期的工作时序。解答：8086CPU 和存储器是用分时方式通过 20 位的地址 /状态 /数据总线以及控制 线互相联系的。 CPU 的总线周期由 4 个时钟周期组成。如果 8086 的主频采用 5MHZ，则1个时钟周期为200NS。将每个时钟周期称

8、为1个T状态，所以，最 小的总线周期由T1桾4这4个状态组成。如果存储器速度比较慢，CPU就会根 据存储器送来的“未准备好”信号，在 T3状态后面插入等待状态TW，从而延 长总线周期。图见课本 P64图2-29和图2-30。15. 半导体静态RAM和半导体动态RAM别靠什么原理存储信息？解答：静态RAM用一个触发器电路作为1个Bit的基本存储单元，每个触发器能 置位存储 1 ，或复位存储 0。动态RAM每Bit只需一个管子和一个电容，存放的信息是1还是0,决定于电容中是否储存电荷。16. 为保证动态RAM中的内容不消失，需要进行哪一步操作？解答：由于电容有漏放电现象，为保证 RAM中的内容不消

9、失，必须另外设计一种电 路，定时（一般为2m$），使电容上泄放的电荷得到补充，即进行内存刷新。17. 存储器片内的地址译码有哪两种方式？解答：存储芯片内的地址译码有全地址译码和独立译码两种。18. 存储器是计算机系统的记忆设备，它主要用来存储哪些东西？解答：存储器用来存储地址、数据和程序。19. 存储字长和存取周期分别指什么？解答：存储字长是指存放在一个存储单元中的二进制代码个数。 存取周期是指存储 器进行连续读写操作所允许的最短时间间隔。20. 和外存相比，内存的特点有哪些？解答：和外存相比，内存的特点是容量小、速度快、成本高。21. 某计算机主存容量为2048KB这里的2048KB表示多少

10、个字节？解答：2048KB表示 2048*1024 个 Byte，即卩 2 (11) *2 (10) =2 (21)个。22. 某计算机的主存为3KB则内存地址寄存器需多少位就足够了？解答：主存为3KB则地址线有12条，所以内存地址寄存器需12位。23. 若256KB的SRAM具有8条数据线，则它具有多少条地址线？解答：具有 18条地址线。24. 计算机的内存可采用 ROM RAM磁盘中的哪几种？ EPRO指的又是什么？主存和CPU之间增加高速缓存的目的是什么？采用虚拟存储器的目的是什么？解答：可采用ROM和RAMEPRO指可编程并可擦除的 ROM兼有ROM和RAM勺功能。 由于主存储器的存/

11、取时间比CPU慢一个数量级，从而严重影响了微型机的速度， 而RAM线路的读写时间可与CPU的处理速度处于同一个数量级，因此在主存储器 和CPU之间增加高速缓冲存储器Cache,以提高机器的速度。虚拟存储器的容量 比实际物理上主存储器的容量大， 软件可根据需要将所需的存储区域调入物理存 储器，也可以提高处理速度。25. 某以8088为CPU勺微型计算机内存 RAM区为00000H- 3FFFFH若采用6264、 62256、 2164 或 21256各需要多少片芯片 ?解答:采用6264 (8k*8bit )需要32片；采用62256 (32k*8bit )需要8片；采用 2164 (64k*1

12、bit) 需要 32 片；采用 21256 (256k*1bit) 需要 8 片。26. 利用全地址译码将6264芯片接在8088的系统总线上，其所占地址范围为BEOOOH-BFFFFH试画连接图。解答:采用全地址译码连接图如下:EUSDOE7A0AlA12KEHRKEW?A19413AITA1BA14'A1327. 试利用6264芯片，在8088系统总线上实现00000HH03FFFH的内存区域, 试画连接电路图。解答：采用全地址译码。8088系 统BUSD010D7A0A1A12MEMR MEMVA19A18A17A16A15A14A13>°->°-8|7652524212322h 26 +52*027A0A1A2A3A4A5A6A7A8A9A10A11A12OE WECS2CS16264D0D1D2D3D4D5D6D7111213151617181928. 若用全地址译码将 EPROM 2764（12或256）接在首地址为 A0000H的内存区,试画出电路图。解答：电路图如下页：bnrYi74IS13SE2YiKY7c 1 * J 4 #