数字集成电路第3章

1、第三章第三章集成电路电路中的无源元件集成电路电路中的无源元件集成电路电路中的无源元件集成电路电路中的无源元件l无源元件有电阻、电容，制作工艺与NPN管（或MOS）兼容；l集成电阻、电容最大的优点是元件间匹配及温度跟踪好；l缺点为精度低；绝对误差大；温度系数大；可制作范围有限，不能太大，也不能太小，占用芯片面积大；l集成电路中多用有源器件，少用无源器件集成电阻器分类集成电阻器分类l基区扩散电阻l发射区扩散电阻l基区沟道电阻l离子注入电阻l多晶硅电阻和MOSFET形成电阻基区扩散电阻基区扩散电阻12,LW,1:2:3:4:2 0.8;0.55,(2)0.55(0.5 ),SSSjceffjcSjc

2、SsaaSLRRWRWWxWWxLRRknkWxLRRn RK RW 为基区扩散薄层电阻分别电阻器的长和宽端头修正, 拐角修正因子, 横向扩散因子修正, 薄层电阻值的修正基区扩散电阻最小条宽的设计基区扩散电阻最小条宽的设计l基区扩散电阻最小条宽受三个限制l由设计规则决定最小扩散条宽l由工艺水平和电阻精度决定l由流经电阻的最大电流决定由设计规则决定最小扩散条宽由设计规则决定最小扩散条宽l设计规则决定最小扩散宽度Wmin，设计规则是从工艺中提取的，为了保证一定成品率而规定的一组最小尺寸，这些规则主要考虑了制版、光刻等工艺可实现的最小条宽度、最小图形间距、最小可开孔、最小套刻精度，必须符合设计规则。

3、由工艺水平和电阻精度决定由工艺水平和电阻精度决定RminW，WR/R，/， %5,:,对扩散电阻的最小条宽有关水平和工艺控制电阻精度要求上式表明于是有可以忽略时当一般取来自制版光刻随机误差目前工艺下根据误差理论得电阻为WWRRRR：，LL，WLWL，WL、RRWWLLRRRRWLRRSSSSSSS由工艺水平和电阻精度决定由工艺水平和电阻精度决定l由此可见，要提高电阻的精度，可选较大的电阻条宽，为了保证一定的电阻值，电阻的长度必然增加，导致芯片面积增加、寄生电容增加，所以应折衷考虑l虽然扩散电阻的相对误差很大，但在一定的条件下，可使匹配误差作的很小，R1、R2与匹配误差可表示为)()()(222

4、2111122112121WWRRWWRRRRRRRRRRSSSS由工艺水平和电阻精度决定由工艺水平和电阻精度决定l如果将两个要求匹配误差很小的电阻，满足下列条件：l作在同一隔离岛上l互相紧挨着l使它们条宽相等l方向相同l作成一个扩散条，中间引出端将它们分成两个电阻%2 . 0,W)11(/)/(W/21212121最小两个电阻比可作的很高如果得和线宽变化因此有相同的WWWWRRRRRRSS由流经电阻的最大电流决定由流经电阻的最大电流决定为方块电阻最大电流单位电阻条宽可流过的单位面积最大功率则有单位面积最大功耗为SAASRSAARPPRIWWRIWLRIPmWPmax maxmaxmaxmin

5、22226maxI/105基区扩散电阻的温度系数基区扩散电阻的温度系数TCRlTCR随RS增大而增大，电阻比的温度系数可作的很低，因为、xjc、NB相同，电阻比只取决于两个电阻的L/W；在电路设计中应尽量采用电路特性只与电阻比有关的电路形式发射区（磷）扩散电阻发射区（磷）扩散电阻l直接在外延层上扩散N+层来形成l需一个单独的隔离区l外延层电阻率高于N+层l不存在寄生效应l不需要隐埋层l与其它电阻作在一个隔离岛上l发射区扩散电阻做在一个单独的P型扩散区l有寄生PNP效应l需要隐埋层l作小电阻、作磷桥隐埋层电阻隐埋层电阻l电阻较小20欧姆/方块l特别适合作与晶体管集电极相连的小电阻l计算方法与基区

6、电阻相同l隐埋层电阻精度不高、难以控制，工艺因素对其影响太多基区沟道电阻基区沟道电阻定义：在基区扩散层上在覆盖一层发射区扩散，利用两次扩散所形成的相当于晶体管基区的部分作为电阻的，称为基区沟道电阻特点（1）薄层电阻RS较大，用小面积制作大电阻（2）R是两端外加电压的函数；电压很小时为常数（3）只能用作小电流、小电压，如基区偏置电阻、泄放电阻（4）精度低，没有独立控制因数（5）大面积N+-P，所以寄生电容大。R=RS（L/W）外延层电阻（体电阻）外延层电阻（体电阻）l定义：直接在外延层上作成的电阻，两端的N+扩散区是电极的接触区，又称体电阻，不存在寄生效应；不需要隐埋层l特点：外延层电阻大；可承

7、受高压；横向修正；电阻相对误差大；电阻温度系数大如果在外延层上再覆盖一层P型扩散层，就可以形成高阻值的电阻。离子注入电阻离子注入电阻l定义:在外延层上注入硼离子,形成电阻区,在电阻区的两端进行P型杂质扩散,以获得欧姆接触,作为电阻的引出端.l特点:薄层电阻可控范围大,可由注入条件精确控制;电阻精度高,可作大电阻lTCR与退火条件、RS等有关，所以可以控制，当注入硼区，后再注入氩离子时，其温度系数可降至10-4以下。l缺点：由于注入结深较小，所以注入层厚度受耗尽层影响较大，导致阻值随电阻两端电压的提高而增大MOS集成电路中常用电阻集成电路中常用电阻多晶硅电阻；用多晶硅电阻；用MOS管形成电阻管形

8、成电阻电阻精度可以提高如果采用离子注入允许有较大偏差它要求高阻值电阻可作存储器单元的负载电阻精度不高扩散量漏扩散时电阻区的横向为源多晶硅电阻，、WLLRWLRRDsipolySeffsipolySDL)2(:用用MOS管形成电阻管形成电阻l用MOS管形成电阻，占用面积小，但为非线性的l非饱和区大信号沟道电阻11)(2:,0)(2TGSCDSDSTGSDSTGSDSDSCVVKRVVVVVVVKIVR可得到很小时当集成电容集成电容器器l双极集成电路中常用的集成电容器l反偏PN结电容器lMOS电容器lMOS集成电路中常用的MOS电容器l感应沟道的单层多晶硅MOS电容l双层多晶硅MOS电容反偏反偏P

9、N结电容器结电容器l工艺与NPN兼容l发射结零偏单位面积电容CjA0较大，击穿电压低l集电结零偏单位面积电容CjA0较小，击穿电压高l利用并联方式可提高结零偏单位面积电容CjA0MOS电容器电容器l下电极为N+发射区扩散层；上电极为铝膜；中间介质为薄二氧化硅，厚度1000A，这层介质对工艺要求较高，一般要额外制作。AtCCoxSIOOXMOS02MOS电容器特点电容器特点l单位面积电容CjA0较小l击穿电压高l温度系数小l当下电极用N+扩散时，MOS电容的电容值基本与电压大小及电压极性无关lC/C较大l有较大的CjS， CMOS /Cjs 较小感应沟道的单层多晶硅感应沟道的单层多晶硅MOS电容

10、电容l以栅氧化层为介质,多晶硅为上电极,衬底为下电极;通常C区下衬底表面感应沟道与扩散区S相连l特点:电容值是所加电压的函数,是个非线性电容,常用自举电路.双层多晶硅双层多晶硅MOS电容电容l构成:作在场氧层上的,电容的上下极(掺杂多晶硅)通过场氧化层与其它元器件及衬底隔离,以薄氧化层为介质的固定电容。l精确控制薄氧化层的质量和厚度，就可得到精确的电容值WLtCoxOX0互连线（广义上也为一元件）互连线（广义上也为一元件）l金属膜连线l扩散区连线l多晶硅连线l交叉连线金属膜连线金属膜连线l在设计互连线的铝条时，除考虑最小铝条宽度、铝条间距，电极孔的最小面积，还要考虑下列内容：l一般情况铝线电阻

11、很小，但铝膜太薄、铝连线太长、宽度太窄时，铝线电阻必须考虑l大电流密度的限制：电流太大会起铝膜结球，即使电流不太大，长时间通电流，会产生铝的电迁移现象，即铝粒离子从负极向正极运动。金属膜连线金属膜连线lSI-AL互溶问题：在共熔点温度（577C），1m厚的AL可以吃掉 0.12m的硅层，而使很薄的双极晶体管的发射区扩散层和MOS管的源漏扩散层变的更薄。lSI-AL共熔体中吸出的SI原子，会向附近的纯铝中扩散，所以在小接触孔附近有大块铝的情况下，虽然合金温度不太高，也会从接触孔边沿把PN结熔穿金属膜连线金属膜连线l一个方法：对浅结、小接触孔、大而厚的铝膜，要特别注意选择合金的温度和时间l另一个：

12、在铝中掺硅，对于结深小的器件，硅含量小于2%；以便减小吃硅现象。铝硅合金硬度比硅高，防止划伤，但含量不能太高（大于2%），含量太高易吸出，使接触电阻增大，甚至脱键现象。扩散区连线扩散区连线l在双极集成电路中，基区扩散层电阻较大，一般不用它作内连接。lMOS管的源漏区扩散区的薄层电阻较小，有时用之l一般是源、漏延长而成，但它增加了PN结电容，所以不得已才使用之。多晶硅连线多晶硅连线l采用多晶硅栅工艺，可以用于传输小电流的连线。MOS管中，前级输出到下一级输入栅之间的连线，一般只流过瞬态电流，多晶硅作此连线最合适不过了，掺杂多晶硅的电阻可作的很小；当尺寸进一步缩小，多晶硅连线电阻变大，可用TI W MO的硅化物作连线。交叉连线交叉连线l利用基区扩散电阻l利用双基极和双集电极之间