




版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、精选优质文档-倾情为你奉上时序电路逻辑设计实验人:周铮 班级:中法1202班 学号:U一 实验目的1.掌握用SSI实现简单组合逻辑电路的方法。2.掌握简单数字电路的安装与测试技术。3.熟悉使用Verilog HDL描述组合逻辑电路的方法,以及EDA仿真技术。二 实验器件计算机,可编程实验板三 实验内容十进制加减可逆计数器设计功能要求:拨码开关键SW1为自动可逆加减功能键,当SW1为HIGH时,计数器实现自动可逆模十加减计数功能,即4个七段数码管上几乎同步显示0123498701的模十自动可逆加减计数结果;当SW1为LOW时,计数器按拨码开关键SW0的选择分别执行加减计数功能。即当SW0为HIG
2、H时,计数器实现模十加计数功能,即4个七段数码管上几乎同步显示01234901的模十加计数结果;当SW0为LOW时,计数器实现模十减计数功能,即4个七段数码管上几乎同步显示98710987的模十减计数结果。四 实验设计1.原理设计脉冲发生电路采用555定时器组成的多谐振荡器振荡产生周期为1s的矩形脉冲,从而为计数器提供触发信号。其中,可以通过R1,R2,C来控制充放电的时间。加/减计数控制电路主要由74LS138构成。74LS138芯片是常用的3-8线译码器,常用在单片机和数字电路的译码电路中,74LS138的引脚排列及真值表如图计数单元电路主要由十进制计数器74LS192构成。74LS192
3、是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列图如图功能表如图2.模拟仿真用Verilog HDL语言设计二通道数据选择器实验程序如下:实验代码module a( input clk, input SW1, input SW0, input clear, input reset, output reg3:0 s1_reg, output reg6:0 segdat_reg ); reg26:0 counter; reg3:0q; reg x; always(posedge clk) begin if(clear) begin s1_reg<=0; count
4、er<=0; end else counter<=counter+1; end always(posedge counter26) begin if (reset) begin q<=0; x<=0; end else begin case(SW1) 1'd1:begin case(x) 1'd0: begin if(q=4'd8) x<=1; q<=q+1; end1'd1: begin if(q=4'd1) x<=0; q<=q-1; end endcase end 1'd0:begin cas
5、e(SW0) 1'd0:begin if(q=4'd0) q<=4'd9; else q<=q-1; end 1'd1:begin if(q=4'd9) q<=4'd0;elseq<=q+1;endendcaseendendcaseendend always(q) / 数码管显示处理 begin case(q) 4'h0:segdat_reg = 7'b; /0 4'h1:segdat_reg = 7'b; /1 4'h2:segdat_reg = 7'b; /2 4'
6、;h3:segdat_reg = 7'b; /3 4'h4:segdat_reg = 7'b; /4 4'h5:segdat_reg = 7'b; /5 4'h6:segdat_reg = 7'b; /6 4'h7:segdat_reg = 7'b; /7 4'h8:segdat_reg = 7'b; /8 4'h9:segdat_reg = 7'b; /9 default:segdat_reg=7'b; /F endcaseendendmodule测试文件test代码module
7、test;/ Inputsreg clk;reg SW1;reg SW0;reg clear;reg reset;/ Outputswire 3:0 s1_reg;wire 6:0 segdat_reg;/ Instantiate the Unit Under Test (UUT)a uut (.clk(clk), .SW1(SW1), .SW0(SW0), .clear(clear), .reset(reset), .s1_reg(s1_reg), .segdat_reg(segdat_reg); initial begin/ Initialize Inputsclk = 0;SW1 = 0
8、;SW0 = 1;clear = 1;reset = 1;/ Wait 100 ns for global reset to finish#100; / Add stimulus hereend endmodule管脚设置ucf文件代码# PlanAhead Generated physical constraints NET "SW0" LOC = P11;NET "SW1" LOC = L3;NET "clear" LOC = K3;NET "clk" LOC = B8;NET "reset"
9、; LOC = B4;NET "segdat_reg0" LOC = M12;NET "segdat_reg1" LOC = L13;NET "segdat_reg2" LOC = P12;NET "segdat_reg3" LOC = N11;NET "segdat_reg4" LOC = N14;NET "segdat_reg5" LOC = H12;NET "segdat_reg6" LOC = L14;NET "s1_reg0" LOC = F12;NET "s1_reg1" LOC = J12;NET "s1_reg2" LOC = M13;NET "s1_reg3" LOC = K14;# PlanAhead Generated IO constraints
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 2024-2025年幼儿园保教体育活动计划
- 篮球校园文化建设计划
- 人教版八年级上册道德与法治教育创新计划
- 建筑装修安全文明施工管理体系与措施
- 财务承诺书范文及填写指南
- 服装店店长年度工作计划范文
- 油漆喷涂职业病危害防治措施
- 港口绿化带施工进度计划及工期保证措施
- 高一年级学生安全保障计划
- 初中道德与法治师资队伍建设计划
- 庐山市国有投资控股集团有限公司招聘笔试题库2025
- 2025年贵州省公务员录用考试《行测》真题及答案解析
- 第一单元:三视图的判断、确认与绘制专项练习-2023-2024学年五年级数学下册典型例题系列(原卷版)人教版
- 杨梅承包合同协议书
- 物理光学知到智慧树期末考试答案题库2025年山东理工大学
- 2024年新沪科版七年级上册数学教学课件 第1章 有理数 1.2 数轴、相反数和绝对值 第1课时 数轴
- 《高一物理力学进阶:动力学与能量学教学教案》
- 总监理工程师作业指导书
- GA/T 2160-2024法庭科学资金数据检验规程
- 2025年全国高压电工证(复审)理论考试试题(1000题)附答案
- 2024北京西城区五年级(下)期末语文试题及答案
评论
0/150
提交评论