数字电路第五版(康华光)课后答案

1、数字电路第五版（康华光）课后答案第一章数字逻辑习题1.1 数字电路与数字信号1.1.2 图形代表的二进制数010110100LSB1.1.4 一周期性数字波形如图题所示，试计算:(1)周期；(2)频率；(3)占空比例MSB0121112(ms)解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2 数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数(要求转换误差不大于2-4(2)127(4)2.718解：(2)(

2、127)D=27-1=(10000000)B-1=(1111111B=(177)O=(7F)H（4）（2.718）D=（10.1011）B=（2.54）O=（2.B）H1.4二进制代码1.4.1 将下列十进制数转换为8421BCD码：（1）43（3）254.25解：（43）D=（01000011）BCD1.4.3 试用十六进制写书下列字符繁荣ASCn码的表示：P28（ 1） +（2）（3）you（4）43解：首先查出每个字符所对应的二进制表示的ASCH码，然后将二进制码转换为十六进制数表示。“+”的ASCII码为0101011,则（00101011）B=（2B）H的ascn码为1000000,

3、（01000000）B=（40）H（3）you的ASCn码为本1111001,1101111,111010对应的十六进制数分1,别为79,6F,75（4）43的ASCII码为0110100,0110011对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1 在图题1.6.1中，已知输入信号A,B'的波形，画出各门电路输出L的波形。人-TLTLTLrr解：（a）为与非，（b）为同或非，即异或6_：；!_L:!；E：巳一；-1!：i：!；_i丁口l1:-LJlUTTJTL-n第二章逻辑代数习题解答2.1.1用真值表证明下列恒等式(3)A®=BABAB+(AB)=A

4、B+AB解：真值表如下ABABABABABab+AB0001011011000010100001100111由最右边2栏可知）AB与ab+AB的真值表完全相同。2.1.3用逻辑代数定律证明下列等式(3)A+ABCACDCDEACDE+()=+解：A+ABCACDCDE+()=A(1+BCACDCDE)+=+AACDCDE+=+ACDCDE+=+ACD+E2.14用代数法而简下列各式(3)ABCB(+C)解：ABCB(+C)=+(ABCBC)(+)=ABACBBBCCBC+=ABCABB+(+1)=ABC+(6)(A+BABABAB)()()()解：(A+BABABAB)()()()=AB?+A

5、B?+(A+BA)(+B)B.AB.AB一+_AB.B一+_A,B一+=AB(9)ABCDABDBCDABCBDBC+解：ABCDABDBCDABCBDBC+=ABCDDABDBCDC(+)+(+)=BACADCD(+)=BACAD(+-)=BACD(+)=ABBCBD+2171画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门(1)L=AB+ACL=DAC+)8(3)L=.(ABCtD(+)ABCD2.2.2 已知函数L(A,B,C,D)的卡诺图如图所示，试写出函数L的最简与或表达式解：l(abcdbcdbcdbcdabd+2.2.3 用卡诺图化简下列个式(1)ABCDABCDAB

6、ADABC+解:ABCDABCDABADABC+=ABCDABCDABCCDDADBBCCABCDD+(+)(+)(+)(+)(+)=ABCDABCDABCDABCDABCDABCDABCD+(6)LABCD(,)='(0,2,4,6,9,13)+1i(1,3,5,7,11,15)解：L= + A D(7) L A B C D(, 解：)=£(0,13,14,15)+£(1,2,3,9,10,11)LADACAB=+2.2.4已知逻辑函数LABBCCA=门）表示解：1由逻辑函数写出真值表ABCL00000011010101111001101111013由卡诺图，得逻

7、辑表达式LABBCAC+用摩根定理将与或化为与非表达式L=AB+BC+AC=ABBCAC?4由已知函数的与非-与非表达式画出逻辑图第三章习题3.1 MOS逻辑门电路3.1.1 根据表题3.1.1所列的三种逻辑门电路的技术参数，试选择一种最合适工作在高噪声环境下的门电路。表题3.1.1逻辑门电路的技VnHA = VoH(min)Vi)=2.4V2V=0.4VVnLA (max)= VlL(max)VoLg)=0.8V 0.4V=0.4V术参数表VoH(min)/VV0L(max)/VViH(min)/VVil(max)/V逻辑门A2.40.420.8逻辑门B3.50.22.50.6逻辑门C4.2

8、0.23.20.8解：根据表题3.1.1所示逻辑门的参数，以及式(3.1.1)和式(3.1.2),计算出逻辑门A的高电平和低电平噪声容限分别为：同理分别求出逻辑门B和C的噪声容限分别为：Vnhb=1Vvnlb=0.4VVnhc=1VVnlc=0.6V电路的噪声容限愈大，其抗干扰能力愈强，综合考虑选择逻辑门C3.1.3 根据表题3.1.3所列的三种门电路的技术参数，计算出它们的延时-功耗积，并确定哪一种逻辑门性能最好表题3.1.3逻辑门电路的技术参数表tpLH/nstpHL/nsPd/mW逻辑门A11.216逻辑门B568逻辑门C10101解:延时-功耗积为传输延长时间与功耗的乘积即DP=tpd

9、PD根据上式可以计算出各逻辑门的延时-功耗分别为DPa=tPLH+tPHLPd=(11.2)+ns*16mw=17.6*10-12J=17.6PJ22同理得出：dpb=44PJdpc=10PJ,逻辑门的dp值愈小，表明它的特性愈好，所以逻辑门C的性能最好.3.1.5为什么说74HC系列CMOS与非门在+5V电源工作时,输入端在以下四种接法下都属于逻辑0:(1)输入端接地;(2)输入端接低于1.5V的电源;(3)输入端接同类与非门的输出低电压0.1V;(4)输入端接10kQ的电阻到地.解:对于74HC系列CMOS门电路来说,输出和输入低电平的标准电压值为:Vol=0.1V,Vil=1.5V,因此

10、有：vi=0<vil=1.5V,属于逻辑门0(2)Vi<1.5V=VIL,属于逻辑门0vi<0.1<vil=1.5V,属于逻辑门0(4)由于CMOS管的栅极电流非常小,通常小于1uA,在10kQ电阻上产生的压降小于10mV即vi<0.01V<Vil=1.5V,故亦属于逻辑0.3.1.7求图题3.1.7所示电路的输出逻辑表达式.解:图解3.1.7所示电路中一L1=ab,L2=bc,L3=d,L4实现与功能，即L4=L1?L2?L3,而L=L4e，所以输出逻辑表达式为L=ABbcde3.1.9图题3.1.9表示三态门作总线传输的示意图，图中n个三态门的输出接到数

11、据传输总线，D1,D2,Dn为数据输入端，CS1,CS2CSn为片选信号输入端.试问:CS信号如何进行控制，以便数据D1,D2,Dn通过该总线进行正常传输；（2）CS信号能否有两个或两个以上同时有效？如果出现两个或两个以上有效，可能发生什么情况？（3）如果所有CS信号均无效，总线处在什么状态？Tin1Ua1ELxni1riHIC51解：根据图解3.1.9可知，片选信号CS1,CS2CSn为高电平有效，当CSi=1时第i个三态门被选中，其输入数据被送到数据传输总线上,根据数据传输的速度，分时地给CS1,CS2CSn端以正脉冲信号，使其相应的三态门的输出数据能分时地到达总线上.(2)CS信号不能有

12、两个或两个以上同时有效，否则两个不同的信号将在总线上发生冲突，即总线不能同时既为0又为1.(3)如果所有CS信号均无效，总线处于高阻状态.3.1.12试分析3.1.12所示的CMOS电路，说明它们的逻辑功能西 PT r.t-i n 丛二A21 0 管 L(B)(C)(D)解：对于图题3.1.12(a)所示的CMOS电路，当EN=0时)Tp2和均导通)和Tn2Tp1Tn1构成的反相器正常工作)L=A)当EN=1时)和均截止，无论Tp2Tn2A为高电平还是低电平，输出端均为高阻状态，其真值表如表题解3.1.12所示，该电路是低电平使能三态非门，其表示符号如图题解3.1.12(a)所示。图题3.1.

13、12(b)所示CMOS电路，en=0时，导Tp1 Tn1通，或非门打开，和构成反Tp2相器正常工作，L=A；当EN=1时，截止，或非门输出低电平，使截止，输出端TP2TN1处于高阻状态,该电路是低电平使能三态缓冲器，其表示符号如图题解3.1.12(b)所示。同理可以分析图题3.1.12(c)和图题3.1.12(d)所示的CMOS电路，它们分别为高电平使能三态缓冲器和低电平使能三态非门，其表示符号分别如图题3.1.12(c)和图题3.1.12(d)所示。AL00101010高11阻I阻3.1.12(b)3.1.12(d)3.2.2为什么说TTL与非门的输入端在以下四种接法下，都属于逻辑1:(1)

14、输入端悬空；(2)输入端接高于2V的电源；(3)输入端接同类与非门的输出高电压3.6V;(4)输入端接10kQ的电阻到地。解：（1）参见教材图3.2.4电路，当输入端悬空时，T1管的集电结处于正偏，Vcc作用于T1的集电结和T2，T3管的发射结，使T2，T3饱和，使T2管的集电极电位Vc2=VcEs2+VBE3=0.2+0.7=0.9V，而T4管若要导通Vb2=Vc2>Vbe4+Vd=0.7+0.7=1.4V,故T4截止。又因T3饱和导通，故与非门输出为低电平，由上分析，与非门输入悬空时相当于输入逻辑1。（2）当与非门输入端接高于2V的电源时，若T1管的发射结导通，则Vbei>0.

15、5VTi管的基极电位Vb>2+G=2.5V。而Vbi>2.1V时，将会使Ti的集电结处于正偏，T2，T3处于饱和状态，使T4截止，与非门输出为低电平。故与非门输出端接高于2V的电源时，相当于输入逻辑1。（3）与非门的输入端接同类与非门的输出高电平3.6V输出时，若T1管导通，则VB1=3.6+0.5=4.1。而若VB1>2.1V时，将使T1的集电结正偏，T2，T3处于饱和状态，这时VB1被钳位在2.4V，即T1的发射结不可能处于导通状态，而是处于反偏截止。由（1）（2），当Vbi）2.1V与非门输出为低电平。与非门输入端接10kQ的电阻到地时，教材图3.2.8的与非门输入端相

16、当于解3.2.2图R工所示。这时输入电压为Vi=h-（Vcc-Vbe）=10（5-0.7）（10+4）=3.07V。若Ti导通，贝IVbi=3.07+Vbe=3.07+0.5=3.57V。但Vb，是个不可能大于2.1V的。当Vb，=2.1V时，将使T管的集电结正偏，Tz,T3处于饱和，使Vb，被钳位在2.1V,因此，当Ri=10kQ时，T1将处于截止状态，由（1）这时相当于输入端输入高电平。+Vcc仃KI1Ok-Y3.2.3 设有一个74LS04反相器驱动两个74ALs04反相器和四个74LS04反相器。（1）问驱动门是否超载？（2）若超载，试提出一改进方案；若未超载，问还可增加几个74LS0

17、4门？解：（1）根据题意，74LS04为驱动门，同时它有时负载门，负载门中还有74LS04。从主教材附录A查出74LS04和74ALs04的参数如下（不考虑符号）74LS04:gmax）=8mA,ioh（max）=0.4mA;iiH（max）=0.02mA.4个74LS04的输入电流为：4m(max)=4义0.4mA=1.6mA,4"(max)=4x0.02mA=0.08mA2个74ALs04的输入电流为：2i-(max)=2x0.1mA=0.2mA,211H(max)=2x0.02mA=0.04mA。拉电流负载情况下如图题解3.2.3(a)所示，74LS04总的拉电流为两部分，即4

18、个74ALS04的高电平输入电流的最大值4I，H(max)=0.08mA电流之和为0.08mA+0.04mA=0.12mA.而74LS04能提供0.4mA的拉电流，并不超载。灌电流负载情况如图题解3.2.3(b)所示，驱动门的总灌电流为1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌电流，也未超载。(2)从上面分析计算可知，74LS04所驱动的两类负载无论书灌电流还是拉电流均未超3.2.4 图题3.2.4所示为集电极门74LS03驱动5个CMOS逻辑门，已知OC门输管截止时的漏电流=0.2mA;负载门的参数为:=4V,=1V,=1A试计算上拉电阻的值。从主教材附录A查得74L

19、S03的参数为：min)=2.7V,VoL(max)=0.5V,loL(max)=8mA.根据式(3.1.6)形式(3.1.7)可以计算出上拉电阻的值。灌电流情况如图题解3.2.4(a)所示，74LS03输出为低电平，iil5)=5hl=5乂0.001mA=0.005mA,有Rp(min)=VdD-VOL(max)=(5-4)V-0.56KqIOL(max)-Iiltotal()(8-0.005)mA拉电流情况如图题解3.2.4(b)所示，74LS03输出为高电平，iiHtotal()=5iih=5x0.001mA=0.005mA由于VOH«<VlH(min)为了保证负载门的输

20、入高电平,取VOH(min)=4V有RP(max)=VDD-VOH(min)=(5-4)V=4.9KqIOLtotal0+IIHtotal()(0.2-0.005)mA综上所述，rp的取值范围为0.56。4.9q3.6.7设计一发光二极管(LED)驱动电路，设LED的参数为vf=2.5V,m=4.5Ma;若v“=5V,当LED发亮时，电路的输出为低电平，选出集成门电路的型号，并画出电路图.解:设驱动电路如图题解3.6.7所示,选用74LSO4作为驱动器件，它的输出低电平电流IOL(max)=8mA,VOL(max)=0.5V,电路中的限流电阻VCC-VVOL(max)(52.50.5)VR=-

21、»44QId4.5mA第四章组合逻辑习题解答4.1.2组合逻辑电路及输入波形(A.B)如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。B解：由逻辑电路写出逻辑表达式L = AB+ AB = A B首先将输入波形分段，然后逐段画出输出波形。当A.B信号相同时，输出为1,不同时，输出为0,得到输出波形。_rLn_ru-如图所示4.2.1试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0;输入大于等于3时，输出为1。解：根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图

22、1）设入变量为A.B.C输出变量为L,根据题意列真值表00000010010001111001101111011111ABC2）由卡诺图化简，经过变换得到逻辑表达式L=+ABCABC*3）用2输入与非门实现上述逻辑表达式4.2.7某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。试用2输入与非门设计该表决电路。解：1）设一位教练和三位球迷分别用A和B.C.D表示，并且这些输入变量为1时表示同意，为0时表示不同意，输出L表示表决结果。L为1时表示同意判罚，为0时表示不同意。由此列出真值表输入输出ABC

23、DL000000001000100001100100001010011000111110000100111010110111110011101111101111112）由真值表画卡诺图由卡诺图化简得L=AB+AC+AD+BCD由于规定只能用2输入与非门，将上式变换为两变量的与非一一与非运算式L=ABACADBCDABACADBCD*3）根据L的逻辑表达式画出由2输入与非门组成的逻辑电路jvij4.3.3判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险AB解：根据电路图写出逻辑表达式并化简得L=ABBC*+当A=0,C=1时，L=+BB有可能产生竞争冒险，为消除可能产生的竞争冒

24、险，增加乘积项使AC）使L=ABBCAC*+,修改后的电路如图B-C4.4.4试用74HC147设计键盘编码电路，十个按键分别对应十进制数09,编码器的输出为8421BCD码。要求按键9的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键0按下两种情况。解：真值表输A1集出品S1与stS.&s.4*BcDGS1*I1111ii0000；0MM*MMXyMXai0Q1-1KKKXX-X*XX4ii000;1*MXKXXX11Q111»X：XXXX01!1011D:1M*XXXD1111n101XK,XX0I1t110100XN箕0II11110I1IKK01111111

25、g*1«1X01111111001:10111I11工00路图2*4,5*6794.4.6用译码器74HC138和适当的逻辑门实现函数F=zm工解：将函数式变换为最小项之和的形式L叱一十二二+/一=口一一F=将输入变量a、'BTc分别接入、端，并将使能端接有效电平。由于74HC138是低电平有效输出，所以将最小项变换为反函数的形式L=ILnN匕：在译码器的输出端加一个与非门，实现给定的组合函数。r4.4.14七段显示译码电路如图题4.4.14(a)所示，对应图题4.4,14(b)所示输人波形，试确定显示器显示的字符序列解：当LE=0时，图题4,4。14(a)所示译码器能正常工

26、作。所显示的字符即为A2A2A1A所表示的十进制数，显示的字符序列为0、1、6、9、4。当LE由0跳变1时，数字4被锁存，所以持续显示4。4.4.19试用4选1数据选择器74HC153r生逻率?函数LABC(,)二、(1,2,6,7).解：74HC153I勺功能表如教材中表解4.4.19所示。根据表达式列出真值表如下。将变量AB分别接入地址选择输入端、，变量C接入输入端。从表中可以S1S0看出输出L与变量C之间的关系，当AB=00时，L=C,因此数据端I0接C;当AB=01时，L二,CI1接C;当AB为10和11时，L分别为0和1,数据输入端I2和I3分别接0和1。由此可得逻辑函数产生器，如图

27、解4.4.19所示。输入输出ABCL0000L=C00110101L = C0110100001010110111111_ 1/2 T4HC153图解4_4_ 194.4.21应用74HC151实现如下逻辑函数=4+ + 51解：1.FABCABCABCmmm=D1=D4=D5=1其他=02.Y=AQBQCj(ABAB)QCAB+ABC(4B+4BJC=(AB+Afi)C+4BC+4SCABC+4BC+ABC+ABC=叫+m2+m4+m70。=4=5=4=0。上而疝c+戒?74HC151YY74HC1S1Y1 0(a)4,4.26试用数值比较器74HC85设计一个8421BC则有效性测试电路，

28、当输人为8421BC则时，/U出为1,否则为0。解：测试电路如图题解4.4.26所示，当输人的08421BCD3小于1010时，FA<B输出为1,否则0为0。1A3AiAqB?口工BiBo】AVR1A-B p74HC854.4.31由4位数加法器74HC28幽成的逻辑电路如图题4。4.31所示，M和N为控制端，试分析该电路的功能。解：分析图题4.4,31所示电路，根据MN的不同取值，确定加法器74HC283的输入端B3B2B1B0勺值。当M*00时，力口法器74HC283的输人端B3B2B1B00000,则加法器的输出为S=I。当MN=01时，输入端B3B2B1B牛0010,加法器的输出

29、S=I+2。同理，可分析其他情况，如表题解4.4.31所示。LNMLiC_,74HC2S1 CO表解4&31MB,%瓦也SM珞用S00000f+10011f+3010010J+210101I+S该电路为可控制的加法电路。第六章习题答案6.1.6已知某时序电路的状态表如表题6.1,6所示，输人为A,试画出它的状态图。如果电路的初始状态在b,输人信号A依次是0、1、0、1、1、1、1,试求其相应的输出。6.1.&现卷O次春/箱出A-QA=1aa/H“0buAd/1c6/1c/lde/08/1a/1解：根据表题6。1.6所示的状态表，可直接画出与其对应的状态图，如图题解6.1。6(a

30、)所示。当从初态b开始，依次输人0、1、0、1、1、1、1信号时，该时序电路将按图题解6,1.6(b)所示的顺序改变状态，因而其相应的输出为1、0、1、0、1、0、1。旬1/06.2.1 试分析图题6。2.1(a)所示时序电路，画出其状态表和状态图。设电路的初始状态为0,试画出在图题6.2.1(b)所示波形作用下,Q和z的波形图*-TLrLrLrLrLrLrLTLrL,-LJLJIra®6.2. i解：状态方程和输出方程：ZAQ“jLnTLTLnTLrLrLrL，ULJLq_rnrn_r"ii-w-LJULJ-6.2.4 分析图题6.2。4所示电路，写出它的激励方程组、状态

31、方程组和输出方程，画出状态表和状态图。解：激励方程态方程。;八两(?；*“丽储比Q；比函+4输出方程Z=AQ1Q0如表2. 4所根据状态方程组和输出方程可列出状态表,题解6.2.4所示，状态图如图题解6示。图施解62.4图激励方程人=乂& =川。=也&人=初9 扁=1态方程6.2.5 分析图题6.2.5所示同步时序电路，写出各触发器的激励方程、电路的状态方程组和输出方程，画出状态表和状态图。解:Q；"=HgB；+HQ；=4fQ；*QQ。厂=种；+仅：仁=以0；*。;)出方程2=也根据状态方程组和输出方程列出该电路的状态表，如表题解6,2,5所示，状态图如图题解6。2.

32、5所示。C.2.3。泅Q；A=0AIA-1000OfW/O001/Q100ooo/t001/0Ml(HW/0010/0m0007101070otoow/o011/0110000/i011/0OH100/0otvoill000716.3.1用JK触发器设计一个同步时序电路，状态表如下««.3.1Q；*W/FU；(J'<1Vw.4A-1M01/0!/01IM)W/Q1011/001/011ttG/110/1解：所要设计的电路有4个状态，需要用两个JK触发器实现。（1）列状态转换真值表和激励表由表题6o3.1所示的状态表和JK触发器的激励表，可列出状态转换真值表和对

33、各触发器的激励信号，如表题解6.3。1所示。衰解6.3.1£Ar。产Q，1yA%h50000i,0K1K9。1111X1置0I01001XX101i000flXXIL0Q1i0X01X101ei0X11X110001辫1X1111i0IX一X1求激励方程组和输出方程由表题解6.3.1画出各触发器J、K端和电路输出端y的卡诺图，如图题解6.3.1(a)所示。从而，得到化简的激励方程组小与"Q。输出方程Y=Q1Q0Q1Q0A由输出方程和激励方程话电路6.3.16.3.4试用下降沿出发的D触发器设计一同步时序电路，状态图如6,3.4(a),S0S1S2的编码如6.3.4(a)解：

34、图题6.3。4(b)以卡诺图方式表达出所要求的状态编码方案，即S0=00,Si=01,S2=10,S3为无效状态。电路需要两个下降沿触发的D触发器实现，设两个触发器的输出为Q1、Q0,输人信号为A,输出信号为Y一-6.3.4由状态图可直接列出状态转换真值表，如表题解6。3.4所示。无效状态的次态可用无关项x表示。画出激励信号和输出信号的卡诺图。根据D触发器的特性方程，可由状态转换真值表直接画出2个卡诺图，如图题解6.3。4(a)所示。由卡诺图得激励方程仿日瓦出方程Y=AQ1根据激励方程组和输出方程画出逻辑电路图，如图题解6.3.4(b)所示。检查电路是否能自启动。由D触发器的特性方程QA-l=

35、D,可得图题解6.3,4(b)所示电路的状态方程组为产“=砧代入无效状态11,可得次态为00,输出Y=1如图(c)(b)图题解6.3.46.5.1试画出图题6.5.1所示电路的输出(Q3Q0)波形，分析电路的逻辑功能。图舅6,5解：74HC194功能由S1S0控制00保持，01右移10左移11并行输入当启动信号端输入一低电平时，使S1=1,这时有So=Sl=1,移位寄存器74HC194执行并行输入功能，Q3Q2Q1Q0=D3D2D1D0=1116启动信号撤消后，由于Q。=0,经两级与非门后，使S1=0,这日有S1S0=01,寄存器开始执行右移操作。在移位过程中，因为Q3Q2、Q1、Q0中总有一个为0,因而能够维持S1S0=01状态，使右移操作持续进行下去。其移位情况如图题解6,5,1所示。由图题解6,5。1可知，该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生电路。"jVuVl/la-LJI&I<?/6.5.6试用上升沿触发的D触发器及门电路组成3位同步二进制加1计数器；画出逻辑图解：3位二进制计数器需要用3个触发器。因是同步计数器，故各触发器的CP端接同一时钟脉冲源。(1)列出该计数器的状态表和激励表，如表题解6.5.6所示5,6计数脉冲,ll-现态j次蒸激励信号CP的暇序G5P；。广鹤“。产巩以此Q000001001