数字电子技术基础—试题—选择

1、二、选择题：（选择一个正确的答案填入括号内，每题3分，共30分）5.个电路不是时序逻辑电路（请判断以下哪C ） O1.设图1中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下，输出电压波形恒为0的是：（C）图I。2 .下列几种TTL电路中，输出端可实现线与功能的电路是（D）0A、或非门B、与非门C异或门D、OC门3 .对CMOS!非门电路，其多余输入端正确的处理方法是（口）。A、通过大电阻接地（Q）B、悬空C通过小电阻接地（V1KQ）D、通过电阻接VCC4 .图2所示电路为由555定时器构成的（A）oA、施密特触发器B、多谐振荡器C单稳态触发器D、T触发器9、已知逻辑函数卜一L Z7

2、与其相等的函数为（D ） oA、计数器B、寄存器C译码器D、触发器6 .下列几种A/D转换器中，转换速度最快的是（A）。%/二a/n去心的RQn二.2并ila/t卡卜AHHQ7 .某电路的输入波形uI和输出波形u。如图3所示，则该电路为（C）oA、施密特触发器B、反相器C单稳态触发器D、JK触发器&要将方波脉冲的周期扩展10倍，可采用（C）oA10级施密特触发器B、10位二进制计数器C十进制计数器D、10位D/A转换器A、BI_LC一J_D三匚10、一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出。/4氏6C、8D、161、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D）

3、/ml与m3B、ni4与m6Cm5与ml3D、m2与m82、L=AB+C的对偶式为：（B）A、A+BC;B、（A+B）C；CA+B+C；D、ABC；3、半加器和的输出端与输入端的逻辑关系是（D）A与非B、或非C、与或非D、异或4、TTL集成电路74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出：二为（B）oA.00100000B.C.D.000001005、属于组合逻辑电路的部件是（A）。A、编码器B、寄存器C、触发器D、计数器6存储容量为8KX8位的ROM存储器，其地址线为（C）条。/8B、12C、13D、147、一个八位D/A转换器的最小电压增量为

4、，当输入代码为时，输出电压为（C）V。AB、C、D、8、T触发器中，当T=1时，触发器实现（C）功能。A、置1B、置0C、计数D、保持9、指出下列电路中能够把串行数据变成并行数据的电路应该是（C）oAJK触发器器3/8线译码器C移位寄存器D、十进制计数器10、只能按地址读出信息，而不能写入信息的存储器为（B）oARAMB.ROMCPROMDEPROM1.以下式子中不正确的是（C）a.1?A=Ab.A+A=Ac.ABABd.1+A=12.已知YABBAB下列结果中正确的是（C）a.Y二Ab.Y二Bc.Y=A+Bd.YAB3 .TTL反相器输入为低电平时其静态输入电流为（C）a.3mAb.+5mA

5、c.1mAd.7mA4 .下列说法不正确的是（C）a.集电极开路的门称为0C门b.三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c.0C门输出端直接连接可以实现正逻辑的线或运算d利用三态门电路可实现双向传输5 .以下错误的是（B）a.数字比较器可以比较数字大小b.实现两个一位二进制数相加的电路叫全加器c.实现两个一位二进制数和来自低位的进位相加的电路叫全加器d.编码器可分为普通全加器和优先编码器6 .下列描述不正确的是（A）a.触发器具有两种状态，当Q=1时触发器处于1态b.时序电路必然存在状态循环c.异步时序电路的响应速度要比同步时序电路的响应速度慢d.边沿触发器具有前沿触发和后沿

6、触发两种方式，能有效克服同步触发器的空翻现象7. 电路如下图（图中为下降沿Jk触发器），触发器当前请问时钟状态QQ2Q】为“011作用下，触发器下一状态为（B）QiQra.110b.“100”c.“010”d.“000”8、下列描述不正确的是（A）a时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。b.寄存器只能存储小量数据，存储器可存储大量数据。c.主从JK触发器主触发器具有一次翻转性d上面描述至少有一个不正确9.下列描述不正确的是(B)a.EEPRO具有数据长期保存的功能且比EPROM使用方便b.集成二一十进制计数器和集成二进制计数器均可方便扩展。c.将移位寄存器首尾相连可构

7、成环形计数器d.上面描述至少有一个不正确L将代码()&转换为二进制数(B)A(01000011)2B、(01010011)2C()2D、(0001)22.函数FABAB的对偶式为(A)。A、( A B) ? (A B)B A B?A B ；C A B? A BD、(A B) (A B)3 .有符号位二进制数的原码为(11101),则对应的十进制为(C )。A -29 B 、 +29 C 、 -13D 、 +134.逻辑函数Y AC ABD BCD(E F)的最简的与或式(B )A、 AC+BD B、 ACABD C 、 AC+B D A+BD5 .逻辑函数的F二ABABA、 (2, 3, 4,

8、 5, 7)C (01,2, 3, 5)6 .逻辑函数Y (A, B, c)=A、 AC ABC AC ABBC的标准与或式为(A(123,4, 6)(3,4, 5, 6, 7)(0, 2, 4, 5)的最简与或非式为(A、AB AC、AB AC B CB 、 BC CD ACD ；C AC D CD CD D AB BD AC曲下图为TTL涉错门.苴输由Y为（A ）cA、0B、1 C、A B D、A?B9.下图为OD门组成的线与电路其输出Y为(A ) oA、 1D A?B10下图中触发器的次态方程Q为A、A11.RS触发器要求状态由011其输入信号为（A）A、RS=01、RS=X1C、RS=

9、X0、Rs=10B112.电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压AVt为（A）A、4V、6V、8V、12VA. (34)花 B . (65) 8 c .(57)1013为了将三角波换为同频率的矩形波，应选用（B）0A、施密特触发器B、单稳态触发器C多谐振器D、计数器1,十进制数85转换为二进制数为（D ）A. 1001011 B . 1010011 C . 11001012.二进制数11011转换为十进制数为（B ）A. 32 B . 27 C.644. 8421BCD 码 110011. 001 表示十进制为（A ）.1010101BA. B .

10、 C .D .5.在下列一组数中，与(111001) 2相等的数是(C )6.下列数码均代表十进制数6,其中按余3码编码的是（C）A.0110;B.1100;C.10017.“异或”逻辑与以下哪种逻辑是非的关系（C）A.二与“逻B.或”逻辑C.“同或”逻辑辑&Fibebe与F2bebe两函数的关系为（C）A.相同B.对偶C.反函数9,个变有多少个最小项（A）口.A.2nB.2nC.n10 .利用三极管的截止状态和什么状态实现开关电路的断开和接通（C）A.放大状态B.击穿状态C.饱和状态D导通状态11 .TTL门电路是采用以下什么设计的门电路（A）A.双极型三极管B单极型MOS管C二极管D.三态

11、门14 .逻辑电路的分析任务是（D）A.给定功能，通过一定的步骤设计出电路B.研究电路的可靠性C.研究电路如何提高速度D.给定电路，通过一定的步骤说明电路的功能15 .组合逻辑电路不含有（A）A.记忆能力的器件.门电路和触发器C.门电路D.运算器16.常用的一种3-8线译码器是（BA. 74148 B.74138是（B ）A.时序逻辑器件 B .组合逻辑器件18 .共阳型七段数码管各段点亮需要（C.7448.定时器件A.高电平B .接电源19 .由门电路组成的全加器是（B ）A.时序逻辑器件 B .组合逻辑器件.低电平C.脉冲逻辑器件.74151.整形器件接公共端.以上答案都不正确20. TT

12、L门电路的工作电源一般是A.25v.+5V.3V-18V22.输入100Hz脉冲信号,要获得10任的输出脉冲信号需要用多少进制计数器实现（A.100进制B.10进制23 .时序逻辑电路设计的任务是（A.给定功能，通过一定的步骤设计出时序电路C.研究电路如何提高速度D.给定电路，24 .计数器是（A）A.时序逻辑器件B.组合逻辑器件.50进制D.5进制B.研究电路的可靠性通过一定的步骤说明电路的功能C.定时器件.整形器件25.以下何种电路具有记忆能力(C)A.门电路B组合逻辑电路时序逻辑电路D多谐振荡电路26.时序逻辑电路一般可以分两类，即A.组合逻辑电路和时序逻辑电路门电路和触发器C.同步型和

13、异步型模拟电路和数字电路28时序逻辑电路通常由门电路和()组成。A.存储电路B寄存器译码器29.利用定时器555可以设计实现(A.全加器B多谐振荡器寄存器译码器1、8421BCD码转换为十进制数是:A:2、最简与或式的标准是：(CA:表达式中乘积项最多，且每个乘积项的变量个数最多:表达式中乘积项最少,且每个乘积项的变量个数最多C:表达式中乘积项最少，且每个乘积项的变量个数最少:表达式中乘积项最多,且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项A:消去1个表现形式不同的变量，保留相同变量B:消去2个表现形式不同的变量，保留相同变量C:消去3个表现形式不同的变量，保留

14、相同变量D:消去4个表现形式不同的变量，保留相同变量4、已知真值表如表1所示，则其逻辑表达式为：A:ABCAB+BCAB+BC，它人B)佗：ABCF00000011010101101001101011001111表1)ABC(A+B+C5、函数F(A,B,C)=AB+BC+AC勺最小项表达式为：(B)A:F(A,B,C)=刀m(0,2,4)B:F(A,B,0=刀m(3,5,6,7)C:F(A,B,C)=刀m(0,2,3,4)D:F(A,B,C)=刀m(2,4,6,7)6、欲将一个移位寄存器中的二进制数乘以(32)io需要(C)个移位脉冲。A:32:10:5:67、已知74LS138译码器的输入

15、三个使能端（巳二1,E2A=E?B=0）时，地址码AAiAg=011,贝y输出Yz-Yc是：（CA:&要实现A:J=0,K=0JK触发器的J、K取值应是:(D：J=0,K=1J=1,K=0：J=1,K=19、能够实现线与功能的是：（B）A:TTL与非门B:集电极开路门:三态逻辑门:CMOS逻辑门10、个四位串行数据，输入四位移位寄存器,时钟脉冲频率为1kHz,经过(B转换为4位并行数据输出。A：8ms:4ms11、表2所列真值表的逻辑功能所表示的逻辑器件是：（A：译码器B：选择器输入输出171615II1312IIIo丫2YiYo1XXXXXXX11101XXXXXX110001XXXXX10

16、10001XXXX10000001XXX011000001XX0100000001X00100000001000优先编码器D:比较器12、图1所示为2个4位二进制数相加的串接全加器逻辑电路图,GSSSS结果是：（A）A:11000B:11001C:10111D:10101运算后的1.和二进制数等值的十六进制数是(B)A. 16B. 16C . 16D. 162和逻辑式ACBCAB相等的式子是（A）A.施密特触发器B.反相器A.AC+BB.BCC.BD.ABC3.32位输入的二进制编码器，其输出端有（D）位。4.A. 256 B. 128 C. 4n位触发器构成的扭环形计数器D. 5,其无关状态

17、数为个C. 2nD.5.4个边沿JK触发器，可以存储A)位二进制数6.7.A. 4B. 8C. 16三极管作为开关时工作区域是A.饱和区+放大区C.放大区+击穿区B.D.击穿区+截止区饱和区+截止区下列各种电路结构的触发器中哪种能构成移位寄存器（A.基本RS触发器B.同步RS触发器C.主从结构触发器&施密特触发器常用于对脉冲波形的（A.定时B.计数C.整形1 .在四变量卡诺图中，逻辑上不相邻的一组最小项为:B. m4与D. m 2 与C. m5与m132.L=AB+C的对偶式为:A. A+BC(A+B)CC. A+B+CD. ABC3 .属于组合逻辑电路的部件是A )oA.编码器B.寄存器C.

18、触发器D.计数器4 . T触发器中，当T=1时，触发器实现（C ）功能。A.置1B.置0C.计数D.保持5 .指出下列电路中能够把串行数据变成并行数据的电路应该是C )oA. JK触发器B. 3/8线译码器C.移位寄存器D.十进制计数器6.某电路的输入波形lh和输出波形比下图所示，则该电路为（C）oUpIC.单稳态触发器7.三极管作为开关时工作区域是D.JK触发器A.饱和区+放大区B.击穿区+截止区C.放大区+击穿区D.饱和区+截止区&已知逻辑函数与其相等的函数为(D )o(C )个数据信号输出。9 .一个数据选择器的地址输入端有3个时，最多可以有D. 16(D )个触发器。A.4B.6C.8

19、10 .用触发器设计一个24进制的计数器，至少需要A.3F列电路中不属于时序电路的是CA.同步计数器B.异步计数器C.组合逻辑电路D.数据寄存器CT74LS290计数器的计数工作方式有C种。A.1B.2C.3线一8线译码器有AoA.3条输入线，8条输出线B.8条输入线，3条输出线C.2条输入线，8条输出线D.3条输入线，4条输出线一个五位的二进制加法计数器，初始状态为00000,问经过201个输入脉冲后，此计嗷器的状态为DoA.00111B.00101C.01000D.01001若将一TTL异或门输入端AB当作反相器使用，则A、B端的连接方式为AA.A或B中有一个接1B.A或B中有一个接0C.

20、A和B并联使用D.不能实现6 .下列各种电路结构的触发器中哪种能构成移位寄存器(A.基本RS触发器B.同步RS触D. SR锁存器C.主从结构触发器7 .逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为(D)。A. F(A,B,C)二刀 m(0, 2, 4)B. F(A,B,C)二刀 m(l,5, 6, 7)C. F(A,B,C)二刀 m (0, 2, 3, 4)D. F(A,B, C)二刀 m(3, 4, 6, 7)&设计一个把十进制转换成二进制的编码器，则输入端数M和输出端数N分别为(C )A. M=N=10B. M=10, N=2C. M= 10, N二4D. M=10, N=3

21、9.数字电路中的工作信号为(B)A.直流信号C.随时间连续变化的电信号10. L=AB+C的对偶式为：(A)A.A+BCB.(A+B)CB.脉冲信号C.A+B+CD.ABC1 .数字电路中的工作信号为(BA.随时间连续变化的电信号流信号2逻辑符号如图一所示，当输入A0，输入A.B.“”“0”1FBJHB.脉冲信号C.直B为方波时，则输出F应为(C)oC.方波3逻辑图和输入A,图一B的波形如图二所示，分析A.B.“”“0”4图三逻辑电路为(A.与非门B.与门D.或非门C.任意图三图四5.逻辑电路如图四所示，输入A:0,B=1,O1,贝IJ输出F1和F2分另I为(D)。A.F10,F20B.Fi0

22、,F21c.1,F206.FAB+BC+CA勺“与非”逻辑式为（B）。A.FABBCCAB.FABBCCAC.FABBCCA7.逻辑电路如图五所示，其逻辑功能相当于一个（B.“导或”门F&与二进制数相应的十进制数为（A.“与“非门C.“与或非”门图五C)oC.170A.110B.)2109.时序逻辑电路中一定是含（移位寄存器A.触发器B.组合逻辑电路D.译码器10.用n个触发器构成计数器，可得到最大计数长度是C.2nA.nB.2nn9n-iC.YABD.YBCCABCYABCY00001000001110110100110101111111L已知某电路的真值表如下表所示，则该电路的逻辑表达式为（A.YCB.YABC2.三输入、八输出译码器，对任一组输入值其有效输出个数为（A.3个B.8个C.1个3.JK触发器要实现Q=1时,J、K端的取值为（D)oA.J=O,K=14.逻辑函数F二A(AB.J=0,K=0B)=：(A)oC.J=1,K=15.五个D触发器构成环形计数器，其计数长度为（C.AD.11个D