第四章组合逻辑电路-1ppt课件

1、第第4 4章章 组合逻辑电路组合逻辑电路 4.1 SSI4.1 SSI构成的组合逻辑电路的分析和设计构成的组合逻辑电路的分析和设计2.分析步骤分析步骤 (1)从输入端开始，逐级推导出函数表达式从输入端开始，逐级推导出函数表达式 一、组合电路的分析一、组合电路的分析1.分析目的分析目的(2)列真值表列真值表 (3)确定逻辑功能确定逻辑功能 1.设计目的设计目的2.设计步骤设计步骤 （双轨输入情况下）（双轨输入情况下） 二、组合电路的设计二、组合电路的设计 (1)列真值表列真值表(2)写最简表达式写最简表达式(3)画逻辑电路画逻辑电路一、编码器一、编码器 1. 二进制编码器二进制编码器 (1) 8

2、3线普通编码器线普通编码器(2) 83线优先编码器线优先编码器74148(3) 74148的级联的级联2. 二二十进制优先编码器十进制优先编码器74147 4.2 4.2 中规模集成组合逻辑电路中规模集成组合逻辑电路 作业作业 第第4 4章章 组合逻辑电路组合逻辑电路 数字电路数字电路 时序逻辑电路时序逻辑电路 组合逻辑电路组合逻辑电路 其中，其中，Ii 和和 Fi 都是都是二值逻辑信号二值逻辑信号123456ABCD654321DCBATitleNumberRevisionSizeBDate:16-Jan-2004Sheet of File:D:my documents数电插图MyDesig

3、n.ddbDrawn By:FFFIII12nn12组合电路组合电路图图 4.0.14.1 SSI4.1 SSI构成的组合逻辑电路的构成的组合逻辑电路的 分析和设计分析和设计 一、组合电路的分析一、组合电路的分析 1.分析目的：确定电路实现的逻辑功能分析目的：确定电路实现的逻辑功能 2.分析步骤分析步骤 ： (1)从输入端开始，逐级推导出函数表达式从输入端开始，逐级推导出函数表达式 ;(2)列真值表列真值表 (3)确定逻辑功能确定逻辑功能 例例4.1.1 分析如图分析如图4.1.1(a)所示的逻辑电路的逻辑所示的逻辑电路的逻辑功能。功能。 123456ABCD654321DCBATitleNu

4、mberRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&1ABCS图图 4.1.1(a)解解 ：(1)写出逻辑表达式写出逻辑表达式输入输出A BC S0 00 00 10 11 00 11 11 0(2) 列真值表列真值表 S = A AB B AB = A AB + B AB = AB + AB C = AB = AB (3) 确定逻辑功能确定逻辑功能 A、B 为一位二进制为一位二进制数，数，S为

5、本位和，为本位和，C为为本位向高位的进位。本位向高位的进位。 表表 4.1.1因而，此电路完成半加运算，是一个一位半加器因而，此电路完成半加运算，是一个一位半加器。半加器的逻辑符号如下图所示。半加器的逻辑符号如下图所示。123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:CO在进行信息传输时，为检测信息是否出错，常在进行信息传输时，为检测信息是否出错，

6、常在信息后附加一个校验部分：校验和在信息后附加一个校验部分：校验和 。图图 4.1.1 (b)例例4.1.2 分析如图分析如图4.1.2所示的逻辑电路的逻辑功能。所示的逻辑电路的逻辑功能。 123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:=1=1=1FDDDD1234图图 4.1.2解解 ：(1)写出逻辑表达式写出逻辑表达式(2) 列真值表列真值表

7、 (3) 确定逻辑功能确定逻辑功能 奇校验码产生电路奇校验码产生电路 F = D1 D2 D3 D4 = D1 D2 D3 D4 二、组合电路的设计二、组合电路的设计 1.设计目的：确定满足一定逻辑功能的电路设计目的：确定满足一定逻辑功能的电路 2.设计步骤设计步骤 （双轨输入情况下）（双轨输入情况下） (1)列真值表；列真值表；(2)写最简表达式；写最简表达式； (3)画逻辑电路画逻辑电路例例 4.1.3 试设计一个试设计一个1位全加器电路。位全加器电路。 解：解： (1) 列真值表列真值表输 入输 出Ai Bi Ci-1Ci Si0 0 00 00 0 10 1 0 1 00 1 0 1

8、11 0输 入输 出Ai Bi Ci-1Ci Si1 0 00 11 0 11 0 1 1 01 0 1 1 11 1表表 4.1.3(2)写最简表达式；写最简表达式； 11111010110100 AiBi Ci-1(a) Si 的卡诺图 11111010110100 AiBi Ci-1(b) Ci 的卡诺图 Si = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1C i = Ai Bi + Bi Ci-1 + Ai Ci-1图图 4.1.3变换变换Si 、Ci ，可得：，可得：Si = Ai Bi Ci-1 + Ai Bi Ci-1 +

9、Ai Bi Ci-1 + Ai Bi Ci-1= Ai (Bi Ci-1 + Bi Ci-1 )+ Ai (Bi Ci-1 + Bi Ci-1)= Ai Bi Ci-1 + Ai (Bi Ci-1 ) = Ai Bi Ci-1Ci = Ai Bi + Bi Ci-1 + Ai Ci-1= AiBi +AiBiCi-1 +AiBiCi-1 +AiBiCi-1 +AiBiCi-1 = Ai Bi + ( Ai + Ai ) Bi Ci-1 +( Bi + Bi ) Ai Ci-1 = Ai Bi + Ci-1 ( Ai Bi )123456ABCD654321DCBATitleNumberRevi

10、sionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:=1=1&1iiiii-1ABCCS图图 4.1.4 (a) 全加器电路全加器电路 (3)画逻辑电路，如下图画逻辑电路，如下图(a)所示。所示。123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SE

11、LibraryYangHengXinMyDesign.ddbDrawn By:COCICOCI图图 4.1.4 (b) 全加器逻辑符号全加器逻辑符号 输 入输 出A B FAB0 00 1 00 11 0 0 1 00 0 1 1 10 1 0(2)写最简表达式；写最简表达式； FAB = AB FA=B = A B + A BFAB = AB 表表 4.1.4例例 4.1.4 试设计一个试设计一个1位二进制数比较单元。位二进制数比较单元。 解：解： (1) 列真值表列真值表(3)画逻辑电路画逻辑电路123456ABCD654321DCBATitleNumberRevisionSizeBDat

12、e:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&1ABFFFAB11图图 4.1.5例 4.1.5 用最少的与非门实现函数 F = AB+BC。 解：由于函数已是最简与或式，直接将解：由于函数已是最简与或式，直接将F两次取两次取反，得反，得 F = AB + BC = AB BC123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of File:C:P

13、rogram FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:ABBCF&画逻辑电路图，如下图所示。画逻辑电路图，如下图所示。图图 4.1.6例例 4.1.6*求函数的最简或与式，函数卡诺图如下：求函数的最简或与式，函数卡诺图如下： 例4.1.7 用最少的或非门实现函数 F = AB+BC。 111010010010110100ABC解：解：所以所以F = (B + C)(A + B) = B + C + A + B 逻辑电路如下：逻辑电路如下：123456ABCD654321DCBATitleNumbe

14、rRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:111FBBCA图图 4.1.8 (a)求反函数的最简与或式，函数卡诺图如下：求反函数的最简与或式，函数卡诺图如下： 例4.1.8 用与或非门实现函数 F = AB+BC。 解：解：111010010010110100ABC所以所以F = B C + A B F = B C + A B 逻辑电路如下图所示：逻辑电路如下图所示：123456ABCD654321D

15、CBATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&1ABBCF图图 4.1.8 (b)编码：在数字技术中，通常用二进制数码编码：在数字技术中，通常用二进制数码0和和1构构成的一组有序组合称为代码来表示各种对象成的一组有序组合称为代码来表示各种对象如十进制数、字符等）。这一指定过程，称为如十进制数、字符等）。这一指定过程，称为编码。编码。4.2 4.2 中规模集成组合逻辑电路

16、中规模集成组合逻辑电路 一、编码器一、编码器 1. 二进制编码器二进制编码器 2n个互不相同的状态个互不相同的状态(1) 83线普通编码器线普通编码器(共需共需n位码元位码元)2n个代码图图 4.2.1表表4.2.1 功能表功能表(2) 83线优先编码器线优先编码器7414874148简化符号简化符号表表4.2.2 74148功能表功能表(3) 74148的级联的级联2. 二二十进制优先编码器十进制优先编码器74147 表表4.2.3 74147功能表功能表作业题作业题4.24.44.7 (3)全加运算全加运算101 被加数 111 加 数 111 进 位 100 和 半加运算半加运算全加运算

17、全加运算如传输的信息为如传输的信息为“ China “，则校验和的求法如下：，则校验和的求法如下：信息C hi n a ASCII 1000011 1101000 1101001 1101110 1100001 1001101 校验和 输入输入输出输出D1 D2 D3 D4 F0 0 0 01 0 0 0 100 0 1 000 0 1 110 1 0 000 1 0 110 1 1 010 1 1 10输入输入输出输出D1 D2 D3 D4 F1 0 0 00 1 0 0 111 0 1 011 0 1 101 1 0 011 1 0 101 1 1 001 1 1 11表表 4.1.2用或

18、非门实现用或非门实现 用与或非门实现用与或非门实现 写原函数最简或与式写反函数最简与或式例：F2 = (A+B) (C+D) = A+B + C+D 例：F3 = AB + C ,那么 F3 = AB + C 用与非门实现用与非门实现 写原函数最简与或式例：F1 = AB + CD = AB CD 例例 4.1.6 用与非门实现函数用与非门实现函数 F = AB + BC + BD + ABCD 。 解：由于函数已是最简与解：由于函数已是最简与或式，直接将或式，直接将F两次取反，两次取反，得得 F = AB BC BD ABCD 画逻辑电路图，画逻辑电路图，123456ABCD654321DC

19、BATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&ABBCBDDABCF如右图如右图(a)所示。所示。图图 4.1.7 (a)对函数还可做如下变换：对函数还可做如下变换：F = AB + BC + BD + ABCD = B ( A + C + D ) + ABCD= B ACD + ABCD= B ACD ABCD相应的逻辑电路图，相应的逻辑电路图，如右图如右图(b)所示。

20、所示。123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&FAABBCCDD图图 4.1.7 (b)“门电路的数量最少和门电路的数量最少和“级数最少通常相互矛级数最少通常相互矛盾。盾。(1) 项数最少项数最少 (2) 每项中的变量数最少每项中的变量数最少 (3)对最简对最简表达式进行适当变换以减少门电路的数量，但有表达式进行适当变换以减少门电

21、路的数量，但有时不能进行变换。时不能进行变换。 图图(a) 为二级为二级5与非门，图与非门，图(b) 为三级为三级4与非门。与非门。图图(b)虽然门电路数少，但级数多，致使工作速度慢。虽然门电路数少，但级数多，致使工作速度慢。通常，题目不特别指明，即按通常，题目不特别指明，即按“级数最少解题：级数最少解题：(1) 项数最少项数最少 (2) 每项中的变量数最少每项中的变量数最少特别指明侧重前者，则按特别指明侧重前者，则按“门电路的数量最少解题：门电路的数量最少解题：123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-Feb-2002Sheet

22、of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:11111111&CBAIIIIIII0123456I7图图 4.2.1输输入入端端 输输出出端端表表4.2.1 3位二进制编码器真值表位二进制编码器真值表 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 A B C 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0

23、1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 产生输入产生输入端十进制下端十进制下标的自然二标的自然二进制码进制码 输入端输入端高电平即高电平即逻辑逻辑“1”）有效有效74148简化符号简化符号输入端输入端输出端输出端123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesi

24、gn.ddbDrawn By:0 1 23 4 56 7 ENHPRI/BIN YYYYY012ENEX输出有效标志端输出有效标志端输出使能端输出使能端74148各输入端、输出端都是低电平有效。各输入端、输出端都是低电平有效。EN(Enable)：输入使能：输入使能端端表表4.2.2 83线优先编码器线优先编码器74148功能表功能表 产生输产生输入端十进入端十进制下标的制下标的自然二进自然二进制码的反制码的反码码 输入输入端低电平端低电平即逻辑即逻辑“0”）有）有效效 1 0 1 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 EN使能输入 1 1 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 1 1 1 1 1 1 Y2 Y1 Y0 输 出 0 0 0 0 0 0 1 1 YEX输出标志 1 1 1 1 0 1 1 1 0 1 1 0 1 1