数字抢答器课程设计

1、数字抢答器摘要当今的社会竞争日益激烈， 选拔人才，评选优胜，知识竞赛之类的活动愈加 频繁，那么也就必然离不开抢答器。 因此抢答器是机关学校、 电视台等单位开展 智力竞赛活动必不可少的设备，通过抢答者的按键、数码显示等能准确、公 正、直观地判断出优先抢答者。本产品采用了数字显示器直接指示， 自动锁存 显示结果， 并自动复位的设计思想， 由数字电路以及外围电路组成， 分为八路 抢答；在抢答同时附有声音输出接口，提示主持人此时已完成这次的抢答。不 仅如此，为了方便不同场合的智力竞赛活动， 为需要定时答题者提供可调计时器， 无需人工参与。与其他抢答器电路相比较有分辨时间极短、结构清晰、成本低、 易操作

2、、制作方便等优点。关键词： 竞赛活动、抢答、锁存、复位、可调倒计时1目录1 引 言 3.2 设 计 目 的 3.3 设计指标及要求 3.4 总体框图设计与论证4.5 功能模块设计及系统工作分析 5.5.1 功能模块设计 55.2 系统工作原理分析 .65.3 主要元器件功能介绍 75.3.1 锁存器( 74HC573) 75.3.2 优先编码器( 74LS147) 85.3.3 计数器( 74LS 1 92) 95.3.4 显示译码器(CD4511 74LS48) 106 实验器材清单 1.3.7 设计步骤及各功能电路调试 1.47.1仿真. .157.2 调试锁存器电路 .157.3 调试编

3、码与译码显示电路 .167.4 调试控制电路 .167.5 秒脉冲.167.6 调时电路.178 心 得 体 会 1.7.谢 辞 1.9.参 考 文 献 2.0.附录 A： 2.1.附录 B： 2.2.数字竞赛器在科技高速发展的 21 世纪，人才成为最重要的社会资源之一。竞争日益激 烈，人才选拔，评选择优的活动越加频繁，而在这些活动当中，往往分为几组选 手参加， 针对主持人提出的问题， 如果用举手的方式抢答， 往往会因主持人判断 的误差，造成比赛的不公平性。本着公平公正的原则，就需要有一种稳定、准确 的工具，因此数字竞赛器应运而生，由于其准确性高、实用性强，所以得到迅速 推广，从最初的益智类节

4、目，广泛应用到各类活动、娱乐节目中。早期的竞赛器只由几个过三极管、 可控硅、发光二极管等组成，能通过发光 二极管的指示辨认出选手号码，现在大多数竞赛器单片机或数字集成电路组成。通过课题设计一个八路抢答器与可调定时器， 运用所学数字电子电路的知识进行理论设计、安装调试、后期制作、分析总结等环节，以提高在电子技术方面 的实践技能和科学作风，学习掌握工程设计的方法和组织实践的基本技能。3 设 计 指 标 及 要 求3.1 设计一个可供 8 名选手参加比赛的 8路数字显示抢答器。他们的编号分别为1、2、38各用一个抢答按钮，编号与参赛者的号码一一对应，此外还有一个按钮给主持人用来清零。3.2抢答器具有

5、数据锁存功能，并将锁存的数据用LED数码管显示出来。在主持人将系统清零后，若有参赛者按动按钮，数码管立即显示出最先动作的选手的编号，（也可同时用蜂鸣器发出间歇声响，并保持到主持人清零以后。3.3 抢答器对抢答选手动作的先后有很强的分辨能力，即使他们的动作仅相差几毫秒，也能分辨出抢答者的先后来。即不显示后动作的选手编号。3.4主持人有控制开关，可以手动清零复位3.5竞赛器具有可调倒计时的功能， 且倒计时的时间由主持人设定（如30 秒）。当主持人启动“开始”键后，定时器进行倒计，也可根据比赛的实际 情况设计答题倒计时的时间。4总体框图设计与论证抢答uf卜J呈示卜娠1” -扩秒脉冲产生_>&g

6、t;显示图1-1设计原理方框图如图所示为总体方框图。其工作原理为：1. 接通电源后，主持人将开关拨到“清除”状态，抢答器处于静 止状态，编号显示器和指示灯灭，等主持人将开关置“开始”位置后， 抢答器处于等候状态，此时可以进行抢答2. 抢答器完成，优先判断抢答的组号，并将编号进行锁存，然后 通过译码器将编号显示在七段数码管上，并且扬声器提示。3. 如果再次抢答必须由主持人操作“清除”和“开始”状态的开 关，即需要主持人清零。4. 选手答题时可以通过可调计时器设定时间。5功能模块设计及系统工作分析5.1功能模块设计mJAV-R1TTNRSflT4L5J73N52uRRT7A图1-2-1抢答器电路原

7、理图数字竞赛器的电路原理图如图1-2-1，该竞赛器电路由复位电路、抢答 触发控制电路、LED数码显示电路、计时电路等组成。复位电路由复位按钮Jo、限流电阻R9、两输入与非门74LSO0八输入 与非门74LS30以及D锁存器74LS573的两个使能控制端锁存允许端 LE端（高电平有效）和三态允许控制端 0E端（低电平有效）等组成。抢答触发控制电路由抢答按钮 J1 - J8、限流电阻R1 - R8以及74LS573 的八个输入端等组成。LED数码显示电路由10线-4线的编码器74LS147七段译码器CD4511 七段共阴数码管等组成。可调计时器的原理图如图1-2-2，该电路主要由555提供计数脉冲

8、，经 过74LS192组成的计数电路，由4511与74LS48译码，再由数码管显示所 构成。其中主要由74LS00与非门构成的二选一数据选择器和 RC去抖动电 路实现该电路的可调性。图1-2-2可调计时器电路原理图数字竞赛器的电路原理图如图1-2，该电路采用6个数字集成电路，其 中74LS573为D锁存器，74LS30为8输入的与非门，74LS00为两输入与非 门，74LS147为10线-4线的编码器、CD4511为七段译码器、以及七段共阴 数码管等组成。为了使译码后数码管能显示数字，该电路将译码器的D端输入接74LS573的锁存控制输入端，数字被锁存时，该端为低电平，数码 管为正常显示数字；

9、允许数据输入时，74LS573的11脚为高电平，经过译码后数码管不显示，这样正好满足了电路的要求。比赛时，J1、J2 J8由参赛选手控制，Jo由主持人控制。该键在主 持人喊“开始”前按下，开始后当任意一个选手抢先按下按钮时， 74LS30 的输出将跳变为低电平，这个低电平使 74LS573 处于锁存状态，那么其他 选手再按抢答按钮就无效了。此时它的输出Q、Qi.Q被锁存，随即编码器进行编码。74LS147为10线到4线的编码器，输入端为低电平有效， 输出为反码。编码完毕经CD4511译码后通过七段共阴数码管将相应抢答选 手编号显示出来。同时74LS30的这个低电平使二极管 VD导通，驱动蜂鸣

10、器 BL 发出“嘀”声。一轮抢答结束，由主持人按动清除复位按钮Jo，对D锁存器进行解锁。 又进行下一轮抢答。当允许数据输入时， 74LS573的11脚为高电平，经过 译码后数码管不显示。同时 BL不发音。5.3 主 要 元 器 件 功 能 介 绍5.3.1 锁存器（ 74HC573）锁存器74HC573勺输出端为Q。Q7可直接与总线相连。当三态允许控 制端OE为低电平时，Q。Q7为正常逻辑状态，可用来驱动负载或总线。 当OE为高电平时，Q。Q7呈高阻态，即不驱动总线，也不为总线的负载， 但锁存器内部的逻辑操作不受影响。当锁存允许端 LE 为高电平时， Q 随 数据D而变。当LE为低电平时，O被

11、锁存在已建立的数据电平。输出能直接接到CMOS NMOSTTL接口上。操作电压范围： 2.0V6.0V 低输入电流： 1.0uACMOS 器件的高噪声抵抗特性引出端符号：D0 D7数据输入端OE三态允许控制端（低电平有效）LE锁存允许端输出端CKrnriTrw> mD2CMRMrw»<TXT>图1-3 74LS573引脚图74LS573 外部管脚图如图1-3 :V <T<7SO333888L-AJCIIKM ARI _»L真值表如表1-1所示:InputsOutputOutputEnableLatchEnableDQLHHHLHLLLLXno

12、changeHXXZX = doif t caieZ 二 high impedance表1-15.3.2优先编码器（74LS147）优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的输入信号进行编码。10线-4线8421 BCD码优先编码器74LS147的引 脚图如图3.4所示，其中第9脚NC为空。74LS147优先编码器有9个输入 端和4个输出端。某个输入端为0，代表输入某一个十进制数。当9个输入 端全为1时，代表输入的是十进制数0。4个输出端反映输入十进制数的 BCD 码编码输出。图1-5 74LS147引脚图5.3.3 计数器（74LS192192的清除端是异步的。当清除端

13、（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。192的预置是异步的。当置入控制端（PL ）为低电平时，不管时钟CP的状态如何，输出端（Q0Q3）即可预置成与数据输入端（P0P3）相一致的状态。192的计数是同步的，靠 CP。、同时加在4个触发器上而实现。在 CP。、C上升 沿作用下 Q0Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用 CP或CP，此时另一个时钟应为高电平。DU当计数上溢出时，进位输出端（ TCJ）输出一个低电平脉冲，其宽度为 cp/氐电平部分 的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲

14、，其宽度为 低电平部分的低电平脉冲。功能表如表1-2 :MRPLCPuCPDModeHXXXA esot tAsyti)LLXXPreset (Asyn.)LHHHNo ChangeLH/HCount UpLHnCount DownX krwitml表1-25.3.4 显示译码器(CD4511 74LS48)CD4511 74LS48是用于驱动共阴极LED (数码管)显示器的BCD码 七段码译码器，特点：具有 BCD转换、消隐和锁存控制、七段译码及驱 动功能的CMO电路能提供较大的拉电流。可直接驱动 LED显示器。弓I脚排 列如图3.5所示。其中a b c d 为BCD码输入，a为最低位。LT

15、为灯测 试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时，B1端应加高电平。另外CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行 消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。ag是7段 输出，可驱动共阴LED数码管。另外，CD4511显示数“ 6”时，a段消隐； 显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观。g fiSab1 1 |Cd eI |16151413 12I I10 9)CD 45112J 4567

16、 SAL A2 rr Bl LE A3 M GND图1.6 CD4511引脚图BI: 4脚是消隐输入控制端，当BI=O时，不管其它输入端状态如何，七 段数码管均处于熄灭（消隐）状态，不显示数字。LT : 3脚是测试输入端，当BI=1丄T=0时，译码输出全为1，不管输入DCBA 状态如何，七段均发亮，显示“ 8”。它主要用来检测数码管是否损坏。LE:锁定控制端，当LE=O时，允许译码输出。LE=1时译码器是锁定保持 状态，译码器输出被保持在 LE=0时的数值。A1、A2、A3、A4 为 8421BCD3输入端。a、b、c、d、e、f、g：为译码 输出端，输出为高电平1有效。i is i ri r

17、rn nil i n i nyi111 1 2 IjLl I 4 1| 5j I 6 | 7J 1 8 JBCLT BI/RBO RBI DA GND图1.7 74LS48引脚图Vqq fgab ede输出端（Ya Yg）为高电平有效，可驱动灯缓冲器或共阴极 VLED当要求输出0 15时，消隐输入（BI ）应为高电平或开路，对于输出为 0时还要求脉冲消隐输入（RBI ）为高电平或者开路。当BI为低电平时，不管其它输入端状态如何， Ya Yg均为低电平。当RBI和地址端（A0- A3）均为低电平，并且灯测试输入端（LT ）为高电 平时，Ya Yg为低电平，脉冲消隐输出（RBO ）也变为低电平。当

18、BI为高电平或开路时，LT为低电平可使Ya Yg均为高电平。48与248的引出端排列、功能和电特性均相同，差别仅在显示6和9,248所显示的6和9比48多出上杠和下杠。引出端符号AO A3译码地址输入端BI / RBO消隐输入（低电平有效）/脉冲消隐输出（低电平有效）LT灯测试输入端（低电平有效）RBI脉冲消隐输入端（低电平有效）Ya Yg段输出5.3.4 控制电路（74LS00和74LS30）74LS30 74LS00的引脚图真值表下（图1-8 和图 1-9):74LS308输入与非门VCC N H 0 N14 13 12 TT1 10x5LU |2J L2J输入输岀ABcDEFGHYLXX

19、XXXXXLXLXXXXXXLXXLXXXXLYLhrLXXXXLXXKLXXXXXLXXLXXXXXXLXLXXTXX"TLLIT5TiTpT5T"ST"3TH6J T B C D E J12#图1-8 74LS30的引脚图及真值表#74LS00二输入4与非门Vcc 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y输入输出A日YLLHLHLHLLHHL图1-9 74LS00 的引脚图及真值表6实验器材清单表1-2数字竞赛器元器件清单表种类数目1K电阻210k电位器11100电阻23620 0电阻447K 0电阻274HC573174LS002

20、74LS30174LS1471CD4511274LS481CD401922NE5551数码管3蜂鸣器10.01uf电容110uf电容147nf电容31.5伏电池3触发开关12其中：J0-J9为触发型开关74LS573为8D锁存器74LS30为8输入与非门74LS00为2输入与非门74LS147为10-4线的编码器CD4511、74LS48为七段译码器NE555为脉冲信号发生器CD40192为同步十进制计数器7 设计步骤及各功能电路调试7.1 仿真首先是查资料设计出图1-2-1与1-2-2电路，然后用Multisim 仿真 仿真的时候我是一级一级进行仿真，最后把每级都连进来再仿真。仿真成 功后我

21、就去实验室在实验板上搭电路。在搭电路之前先测试各元器件及各 逻辑门的逻辑功能。然后在实验板上搭接组装电路。搭接的原则跟仿真的 一样，按模块调试。7.2调试锁存器电路咂-e&r".JR1 -VW-.T4L5373HO14图1-10 锁存电路#如果不能锁存， 或是锁存不了 1 和 7，则问题在锁存电路， 应该从原理 上进行分析。锁存电路的设计原理是：启用CD4511的锁存功能端LE,高电 平有效，即输入高电平时执行锁存功能。锁存器应能锁定第一个抢答信号， 并拒绝后面抢答信号的干扰。如何设计呢，我们对 09十个数字的显示笔 段进行分析,只有 0 数字的 d 笔段亮与 g 笔段灭,其

22、它数字至少有一点不 成立。由此可以区分0与其它数字。我们将LED管的a笔段与g笔段的输 入信号反馈到锁存电路，通过锁存电路控制锁存端LE输入为0或1 （锁存与否）。当LED显示器显示为0时，LE=0, CD4511译码芯片不锁存；当LED 显示器显示其它数字时， LE=1 ，芯片锁存。这样只要显示器上显示为 0， CD4511译码芯片才不锁定，显示其它数字均锁存。所以只要有选手按了按 键，显示器上一定是显示18的数字，LE=1芯片锁存，之后任何其他选手 再按下按键均不起作用。例如 Ji键先按下，显示器上显示1，LE=1芯片锁 存，其他选手再按J2J8，显示器上仍显示1，Ji按下之后的任一按键信

23、 号均不显示。直到主持人按清零键 J。，显示器上又显示 0，LE=0,锁存功 能解除，又开始新一轮的抢答。若所有的数字都不能锁存，说明不管 LED 显示什么数字，CD4511管脚的5脚输入为低电平，可能是5脚与地短接或 者是锁存电路的两个二极管 VD13和VD14断开等故障；若只有1和7两个 数字不显示则可以分析一下其原因：显示 1和7数字时g段不亮，CD4511 的g输出端为低电平，VD14截止，而b段亮d段不亮本应该三极管VT截止 而使VT13导通，产生高电平（锁存信号）给 LE,现在不能锁存说明VD13 截止，推断是三极管击穿损坏。7.3 调试编码与译码显示电路显示器上不显示数字，我们从

24、后级往前级进行测试，首先用 1.52V 的电压作用各个笔段 , 看对应各笔段是否亮 , 判断是否完好。若完好则继续 检测CD4511芯片是否完好。在CD4511的 A、B、C、D四个输入端随意输入 一组二进制数码，看是否能显示数字。无显示的故障一般问题出在这两个 环节。若显示器上显示的是不符合要求的数字，在设计原理正确的前提下， 首先通过测试判断CD4511的输出ag与LED管的ag笔段是否连接有错。 其方法是CD4511的输出ag分别按规律输入高低电平，观察 LED管是否显示相应的数字。如果这个环节正常，则问题在二极管编码电路，再逐一 进行检查。I '.S j* =7<L tW

25、N16#图1-11编码与译码显示电路7.4 调试控制电路在测试的过程中一定要注意，高低电平的测试电压数值要针对不同的电路而选取不同的数值。比如，针对 LED管，高电平只能用1.52V,而在CD4511的输入端高电平要用到8V以上的电源电压。选高了，会烧管子；选低了，会看不到效果，甚至产生误判断。 进行整体电路调试，观察抢答器工作情况，并记录结果。7.5 秒脉冲由集成电路定时器555与RC组成的多谐振荡器，产生1Hz的脉冲信号C1HH-0.01 pFC2HI10mFR-14QKey = SpaceVCCR2AA/V-1R3 lOkn 50HKey=A#图1-12秒脉冲产生电路#177.6调时电路

26、当要为选手给定答题时间时，可以通过调整十位和个位得到所要的时间。由于开关闭合和断开是能会产生抖动，为防止这一情况的发生我们接入一个 RC组成的防抖动 电路来控制。SE 11DUS了村 _刘鲁Ia jR1 1VW iknvcc5V图1-13 调时电路8 心得体会这次课程设计充分的把我所学的知识用到实践中，并且使我初步掌握 了电路设计的基本方法。我们要先设计总体框架，然后把框架进行分解、 分析。我们只有把每个小模块都设计好了才能设计成大电路。在搭接电路 时更应该如此，我们搭完每个小模块时就要开始对它进行调试，调试成功 以后再把模块一个一个连接起来并且每接入一个模块就要进行调试。所以 调试是一个很艰

27、难的阶段，我们必须做到细心、耐心、恒心；否则电路很 难会成功。此次课程设计我选择的课题是数字竞赛器，我之所以选这个课题是因 为它比较实用，而且它要用到锁存器、优先编码器、译码器、计数器、与 非门、NE555等芯片，芯片种类比较多，这可以让我更加深入的掌握这些常 用芯片。通过查资料我初步设计了两种方案：一个主要采用集成组合逻辑 电路，方案二主要采用的是集成时序逻辑电路。具体方案如下：方案一：该方案核心元件是一个8D锁存器74HC573实现抢答与锁存功 能。它的 8 个输入分别由限流电阻接到抢答按钮处由选手控制。主持人控 制清零复位按钮。74HC573的8个输入接到8输入与非门与非后的结果再与 电

28、阻R9与非后接到74HC573的所存允许控制端LE端。如此一来，在主持 人按下清零按钮后，只要有一个选手按下抢答按钮，则经过一系列与非 LE 就跳变高电平，使得74HC573处于锁存状态。那么其他选手再按抢答按钮 就无效了。同时74HC573的8个输出接到编码器的输入端，编码后再由译 码器译码后由七段共阴数码管显示出来。 为了使译码后数码管能显示数字， 该电路将译码器的D端输入接74HC573的锁存控制输入端，数字被锁存时， 该端为低电平，数码管为正常显示数字；允许数据输入时，74HC573的11脚为高电平，经过译码后数码管不显示。音频电路可以用二极管的开关特 性来控制。方案二：该电路采用的主

29、要是一个 8D触发器集成电路74LS273,接通 电源后，复位电路产生复位电压并加至 IC1的CR端，使IC1清零复位。 在未按动抢答按钮 S1-S8 时 ,IC1 的八个输入端 (D1 D8 ) 和八个输出 端 (Q1 Q8) 均为低电平，晶闸管 VT 处于截止状态， LED 数码显示器无 显示，扬声器 BL 无声音。当按动抢答按钮 S1-S8 中某支开关时，与该开 关相接的隔离二极管将导通，使 VT 导通，其阴极变为高电平；一方面通 过C2触发音乐集成电路IC3 ,使其工作，驱动扬声器BL发出“叮、咚” 声；另一方面使 IC1 的 CK 端由低电平变为高电平，使 IC1 内相应的触 发器动

30、作，相应的输出端输出高电平并被锁存。此高电平经 IC2 译码处理 后，驱动LED数码显示器显示相应的数字(若按动按钮S8,则IC1的D8 和Q8端均变为高电平，LED数码显示器显示数字“ 8”)。一旦电路被触 发工作后，再按其他各抢答开关时， 均元法使 IC1 的输出数据再发生改变， LED 数码显示器中显示的数字也不会变化，扬声器BL 也不会发声，从而实现了优先抢答。只有在主持人按动一下复位按钮SO 后，电路将自动复位，LED数码显示器上的数字消失，才能进行下一轮抢答。由于第一种方案所用的芯片比较多，这也可以学习更多的知识，所以 我选择了第一种方案。在调试的过程中我也碰了不少壁，我到处查资料