数字智力竞赛抢答器的设计

1、 电子技术综合设计报告题目:数字智力竞赛抢答器的设计院(系:机械与电子工程学院专业年级(班:电信15XX 学生:XXXXXX 学号: 2015XXXXXX 指导教师:秦立峰龙燕胡瑾完成时间: 2018/1/9摘要本次课程设计要求做一个数字智力竞赛抢答器,供四组抢答使用,实现5分和10分步进,有加、减和置数功能,具有超时报警功能,根据题目要求,抢答部分选用一个锁存器存储组别信号并用数码管显示;步进电路选用移位寄存器提供5个或者10个高低电平交替的信号,形成计数脉冲;计分部分选用加减计数器完成计分功能;超时报警部分通过计数器借位输出端控制蜂鸣器报警。经过Proteus仿真,结果表明,电路可以正常工

2、作,并完成所有功能。关键词:抢答器;分数步进;超时报警;计数器目录1 设计目的及要求 (11.1设计目的 (11.2题目与要求 (12 方案设计 (22.1数字智力竞赛抢答器系统的组成框架 (22.2数字智力竞赛抢答器系统的工作原理 (23 电路设计及仿真 (33.1抢答电路 (33.2组别信号电路 (63.3步进电路 (73.4报警电路 (93.5计分电路 (103.6总体电路及仿真结果分析 (114 硬件电路连接与测试 (144.1电路测试 (144.2PCB板 (154.3元件清单 (155 总结 (16参考文献 (171 设计目的及要求1.1 设计目的抢答器是一种应用非常广泛的设备,在

3、各种竞赛、抢答场合中,它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器由三极管、可控硅、发光管等组成,能通过发光管的亮暗辨认出选手的号码。现在大多数抢答器均使用单片机或数字集成电路,并增加了许多新功能,如选手号码显示、抢答前或抢答后的计时、选手得分显示等功能。本次课程设计是设计一种采用数字电路制作的可定时四路数显抢答器,它主要采用74系列的常用集成电路,它除了具有基本的抢答功能之外,还具有超时报警的功能、数显功能及不同分值加减计分功能。本次课程设计要完成全流程的电子线路设计工作。课程设计分为选题、方案设计、电路设计和仿真、焊接实物等几个环节。(1通过对数字智力竞赛抢答器进行建模仿真,一

4、方面掌握抢答器设计方法,加深对相关电路的基本原理的理解,同时训练通过计算机软件(Proteus、AltiumDesigner进行电路辅助设计和仿真的一般方法,熟悉软件的应用;(2通过实际元器件的选择、电路焊接,掌握硬件电路从图纸到实物的中间过程,增强动手能力、实践能力;(3通过对数字智力竞赛抢答器的测试,了解和掌握一般硬件电路的测试流程和基本方法。1.2 题目与要求本次课程设计题目的具体要求为:(1抢答器可供四组使用,组别键(信号可以锁存;抢答器指示用数码管或发光二极管(LED;(2计分部分独立(不受组别信号控制,至少用2位二组数码管指示,步进有10分,5分两种选择,并且具有预置,递增,递减功

5、能;(3自动计分(受组别信号控制;当主持人分别按步进得分键、递增键或递减键后能够将分数自动累加在某组记分器上;(4超时报警。2 方案设计2.1数字智力竞赛抢答器系统的组成框架根据题目要求,本设计将数字逻辑信号测试系统分为7个组成部分,各部分的组合如图1所示。 图1 数字智力竞赛抢答器系统框图2.2数字智力竞赛抢答器系统的工作原理抢答开关由四个按键组成,按键公共端接地,另一端分别接74LS373寄存器Q0Q3端。抢答控制电路由74LS373寄存器、与非门组成。74LS373寄存器存储按键信息,按键信息经与非门输出锁存信号,保持74LS373锁存器信息不被后来抢答的信息干扰。组别显示由74LS14

6、8优先编码器、74LS48、共阴极七段数码管和LED发光二极管构成。74LS373寄存器存储的按键信息直接用LED灯显示,按键信息同时经74LS148编码后,利用74LS48和七段共阴极数码管显示组号。555脉冲电路是由555定时器构成的多谐振荡器提供脉冲。其中为倒计时电路提供1 Hz脉冲,为步进电路提供47 Hz脉冲。倒计时报警电路由抢答时间报警电路和回答时间报警电路构成。其中,抢答时间电路由74LS192计数器、74LS48和七段共阴极数码管组成一位十进制减法计数器,可预置09秒抢答时间,报警信号由192计数器借位输出端控制;回答时间电路由74LS192、74LS48和七段共阴极数码管组成

7、两位十进制减法计数器,基于本设计,此部分电路预置30秒回答时间,报警信号由192计数器借位输出端控制。组别信号控制电路由74LS138译码器和非门组成。74LS373寄存器存储的按键信息经74LS138译码器和非门输出组别信号,控制四组计分电路。步进电路由74LS198移位寄存器和74LS194移位寄存器组成。通过置零和置一,可实现一次提供5个脉冲或者10个脉冲,实现步进5分和10分。步进电路提供的脉冲信号频率由555脉冲电路所提供的脉冲决定。四组独立计分电路由74LS192、74LS48、七段共阴极数码管构成的两位十进制计数器,可实现清零和预置数。3 电路设计及仿真3.1 抢答电路 图2 抢

8、答电路 图3 74LS373引脚图图2中按键14代表各组抢答按钮,按键5是复位键。抢答前,74LS373锁存器的OE端接地,LE端为高电平,Dn端信息可锁存至Qn端,此时D0、D1、D2、D3端均为高电平;开始抢答后,当D0D3端有一个变为低电平后,经两个四输入与非门输出的低电平,可使74LS373锁存器保持Qn信息不变,即可锁存抢答信号,若再有键按下,抢答信号不会再锁存。当按键5按下,LE端变为高电平,可重新锁存信号,即开始新一轮抢答。表1 74LS373真值表Q nD n LE OE1 1 0 10 1 0 0X 0 0 Q nX X 1 高阻态四个红色LED灯公共端接电源,当有出现低电平

9、信号,即可点亮相应LED灯。 图4 74LS148引脚图当有按键按下时,对应的Q0Q3中只有一个输出低电平,为使74LS148编码器能正常编码组号,接线需从“6”端开始接,“7”端接高电平。图四是74LS148引脚图,表二是74LS148真值表。表2 74LS148真值表EI 0 1 2 3 4 5 6 7 A2 A1 A0 GS EO1 X X X X X X X X 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 00 X X X X X X X 0 0 0 0 0 10 X X X X X X 0 1 0 0 1 0 10 X X X X X 0 1 1 0 1 0

10、 0 10 X X X X 0 1 1 1 0 1 1 0 10 X X X 0 1 1 1 1 1 0 0 0 10 X X 0 1 1 1 1 1 1 0 1 0 10 X 0 1 1 1 1 1 1 1 1 0 0 10 0 1 1 1 1 1 1 1 1 1 1 0 1 图5 74LS48引脚图74LS48的A、B、C、D端口分别接74LS148的A0、A1、A2输出和地,使74LS48的相应输出驱动七段共阴极数码管显示组号。表3 74LS48真值表LTRBI D C B A BI/RBO a b c d e f g 1 1 0 0 0 0 1 1 1 1 1 1 1 01 X 0 0

11、 0 1 1 0 1 1 0 0 0 01 X 0 0 1 0 1 1 1 0 1 1 0 11 X 0 0 1 1 1 1 1 1 1 0 0 11 X 0 1 0 0 1 0 1 1 0 0 1 11 X 0 1 0 1 1 1 0 1 1 0 1 11 X 0 1 1 0 1 0 0 1 1 1 1 11 X 0 1 1 1 1 1 1 1 0 0 0 01 X 1 0 0 0 1 1 1 1 1 1 1 11 X 1 0 0 1 1 1 1 1 0 0 1 11 X 1 0 1 0 1 0 0 0 1 1 0 11 X 1 0 1 1 1 0 0 1 1 0 0 11 X 1 1 0

12、0 1 0 1 0 0 0 1 11 X 1 1 0 1 1 1 0 0 1 0 1 11 X 1 1 1 0 1 0 0 0 1 1 1 11 X 1 1 1 1 1 0 0 0 0 0 0 0X X X X X X 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0 00 X X X X X 1 1 1 1 1 1 1 1 图6 七段共阴极数码管引脚图3.2 组别信号电路 图7 组别信号控制电路 图8 74LS138引脚图74LS373的Q0Q3端同一时间只有一个为低电平,Q0Q2接74LS138的A、B和C端,因为当Q0Q2全为高电平就是Q4为低电平,所以用

13、Q0Q2可正常译码出组别信息。Yn接非门,即可将相应组别信号变为高电平,其余组为低电平。表4 74LS138真值表G1 G2+G3 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7X 1 X X X 1 1 1 1 1 1 1 10 X X X X 1 1 1 1 1 1 1 11 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1

14、 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 03.3 步进电路 图9 步进电路 1-GND 2-触发3-输出4-复位5-控制电压6-门槛7-放电8-Vcc图10 555定时器引脚图利用555定时器构成多谐振荡器,图10中,接通电源后,电容C4被充电,当uc 上升到2/3V CC时,使“3”输出为低电平,同时放电三极管T导通,此时电容C4通过R20和T放电,uc下降。当uc下降到1/3V CC时,uo翻转为高电平。电容C4放电所需时间为:t2=R20*C*ln20.7*R20*C4 (1 电容充电时间:t1(R19+R20*C4*ln20.7(R19+

15、R20*C4(2 电路的频率:f=1tt1+tt2=1.43(RR19+2RR20CC (3 为使移位寄存器的移位速度较快,在按键6按下的瞬间,需要完成将所有的信号向右移位,故这里参数R19选取1K,R20选取1K,C4选取1uF,产生的脉冲频率为f 47.67Hz. 图11 74LS198引脚图图12 74LS194引脚图第一个74198的输入用A1G1表示,输出用Q1AQ1G表示,第二个74198的输入用A2G2,输出用Q2AQ2G表示,74LS194的输入用A3D3表示,输出用Q3A Q3D 表示。A1、C1、E1、G1和A2接在单刀双掷开关7,C2、E2、G2、A3和C3接在单刀双掷开

16、关8;Q1G接在SR2,Q2G接在SR3,目的是使前一个移位寄存器输出的电平信号串行输入到下一个移位寄存器,这样便可形成连续的“0”“1”交替的信号,从而形成特定个数的脉冲;三个SL接地;三个S0接电源,三个S1接到步进按键6,当按键未按下时,移位寄存器将输入端的数置入输出端;当按键按下时,移位寄存器在555产生的移位脉冲下开始向右移位,形成连续的脉冲。按键6松开时,又将输入端的数置入输出端,即可开始下一次加分或减分。表5 74198真值表CLRS1 S0 CLK SR SL AH Q A Q H0 X X X X X X X 0 01 X X 0 X X X X Q A Q H 1 1 1

17、X X a h a h1 0 1 X 0 X X 0- Q AQ G1 0 1 X 1 X X 1- Q Q G 1 1 0 0 X X X Q B Q H-0 1 1 0 1 X X X Q B Q H-11 0 0 X X X X X Q A Q H表6 74194真值表CLRS1 S0 CLK SR SL AD Q A Q D0 X X X X X X X 0 01 X X 0 X X X X Q A Q D 1 1 1 X X a d a d1 0 1 X 0 X X 0- Q AQ C1 0 1 X 1 X X 1- Q A Q C1 1 0 0 X X X Q B Q D-01 1

18、 0 1 X X X Q B Q D-11 0 0 X X X X X Q A Q D3.4 报警电路 图13 74LS192引脚图 图14 报警电路首先用555定时器产生一个1Hz的秒脉冲,根据公式(1(3,可选取R15=R16=1M, C1=470nF。图14左边是抢答时间倒计时,拨码开关DSW5可实现预置不同的时间,74LS192计数器从0减到9时,借位输出端TCD引脚由高电平变为低电平,可作为报警电路的控制信号。置数端PL由抢答控制电路(见图7第二个与非门输出提供,当没有人抢答时,第二个与非门输出高电平,抢答倒计时电路启动,计数器在09的变化时,借位输出信号控制蜂鸣器发声,此时主持人可

19、断开开关7,停止倒计时。当有人抢答时第二个与非门输出低电平,使计数器置数。图14右边是回答时间倒计时,置数30。两个74LS192计数器采用串联形式,第二个计数器的借位输出端TCD作为报警电路的控制信号。置数端PL由抢答控制电路(见图7第一个与非门输出提供,当没有人抢答时,第一个与非门输出低电平,抢答倒计时置数;当有人抢答时第一个与非门输出高电平,回答倒计时电路启动,标号为“192-2”的计数器在09的变化时,借位输出信号控制蜂鸣器发声。表7 74LS192真值表CP U CP D模式MR PL1 X X X 清零0 0 X X 置数 3.5 计分电路 图15 计分电路计分电路共有四组,结构一

20、致,这里只介绍第二组计分电路。使用两个74LS192加减计数器构成十进制两位记分器。通过一个单刀双掷开关和八位拨码开关实现置数功能,当置数为零时,即实现清零功能。组别控制信号(见图7和移位寄存器产生的特定个数脉冲进行与非运算,通过一个单刀双掷开关SW8控制加分或者减分。3.6 总体电路及仿真结果分析仿真电路图见附件一。 图16 总体电路启动由于系统设计的原因,在系统启动时存在两个问题:第一,抢答时间倒计时不能置启动时不是低电平。第二,系统启动时四组独立计分部分加一数,原因是置数端(PL(若是控制加减分的开关在减分,则系统启动减一。针对以上两个问题,解决办法是对系统进行初始化:首先断开开关7,按

21、下按键14中的任意一个,使回答时间倒计时置数,随后再按下复位键(开关5;其次,使四组独立计分部分置数为0。通过以上两步即可完成系统的初始化,使系统进入正常工作状态。图17是系统初始化后的状态。 图17 系统初始化后 图18 抢答电路仿真图18仿真第一组抢答,组别LED灯和数码管均正常显示。仿真结果表明系统正常工作,可完成组别锁存和显示的功能。 图19 步进、加减分仿真图19是对第一组加5分,第二组加10分,第三组减5分和第四组减10分的模拟。仿真结果表明系统正常工作,可完成加减5分或10分的功能。 (a (b (c图20 报警电路仿真图20(a是系统未报警时的状态,蜂鸣器两端均为低电平,(b是

22、抢答时间倒计时报警状态,(c是回答时间倒计时报警状态。(b和(c中蜂鸣器一端为高电平,驱动蜂鸣器发声报警。仿真结果表明系统工作正常,可正常报警。4 硬件电路连接与测试4.1电路测试由于电路复杂,器材准备不充分,实物只搭建出两个模块。图21是搭好的实物图,图22是搭好的555多谐振荡测试图。 图21 实际电路搭建 图22 555多谐振荡器4.2 PCB板抢答器系统电路PCB如图23所示。 图23 PCB电路图4.3 元件清单本设计所用元器件如表8所示。表8 元器件列表元件参数/规格数量7段译码器74LS48 12 4位2进制加减计数器74LS192 11定时器NE555 283优先编码器74LS148 138译码器74LS138 1三态输出8D锁存器74LS373 18位双向移