(新)实验二组合逻辑电路设计

1、实验二 组合逻辑电路设计一、实验目的1、了解和逐步掌握一般组合逻辑电路的设计方法;2、熟练掌握 Quartus 软件原理图输入方式的操作步骤;3、熟练掌握 Quartus 软件中底层和顶层电路模块的设计方法;4、熟练掌握 Quartus 软件常见操作的设置方法。二、实验设备计算机、 Quartus 软件、实验箱三、实验内容1、在 Quartus 软件中采用 VHDL 语言完成一个 2选 1多路选择器底层电路的 设计;2、将已设计完成的 2选 1数据选择器作为 底层 模块,通过 原理图输入方式和元 件例化语句 两种 方式 完成顶层 3选 1数据选择器 顶层 电路的设计和测试。 四、实验步骤注意:

2、以下为大体步骤,详细步骤根据具体实验过程独立完成。1、设计 2选 1数据选择器底层模块用 VHDL 语言完成该电路模块的设计并在 Quartus 软件中进行仿真,截取 仿真波形作为部分实验结果。2、设计 3选 1数据选择器顶层模块将 2选 1数据选择器作为底层元件, 利用原理图输入方式和元件例化语句两 种方式完成 3选 1数据选择器顶层模块的设计并仿真;注意:底层和顶层文件应放在同一工程文件夹中, 截取 3选 1数据选择器仿真波 形和顶层图作为部分实验结果。3、完成 3选 1数据选择器的引脚锁定(1 三个输入端可自由锁定在三个按键上, 根据实验箱上空余的引脚自由锁定;(2两个选择端可自由锁定在

3、两个拨码开关上;(3 输出端可自由锁定在一个 LED 灯上, 通过灯的亮灭判断是否有输出。 为了清楚区分三个输入端,测试时可设置三个不同的 LED 灯来判断。 图 -1 开关量输入输出模块S1 s8是带自锁的单刀单执拨码开关,在开关未拨动时是低电平,拨动时 J1为高电平并保持高电平不变,只有回拨开关时 J1才恢复低电平输入。 图 -2 按键模块此模块共有 8个按键, BUTTON1 BUTTON8是轻触按键;在按键未按下 时 JP6为高电平输入, 按键按下后 JP6对 FPGA 输入低电平, 松开按键后恢复高 电平输入。 图 -3 LED 灯指示模块该模块有 8个 LED 指示灯, 在使用时候

4、只需要用排线连接 JP5和 FPGA 连 接, FPGA 输出低电平时指示灯亮。注意:引脚锁定后应重新编译一次以备下载。4、在实验箱上进行下载和测试(1连接实验箱电源插头和 USB 下载器。 USB 下载器的一端接电脑的 USB 接 口,另一端通过 10芯接线连接实验箱的 JTAG 口;(2打开实验箱上的电源开关;(4在 Quartus 软件中选择 USB 连接和 JTAG 口下载方式,检测硬件,添加 SOF 文件,勾选有关选项,然后下载测试;(5 设定两个拨码开关的状态, 分别按三个按键, 通过 LED 灯的亮灭来判断和 检测输出是否正确。5、器件配置可通过 JTAG 口和 AS 口两种方式

5、完成 FPGA 器件的配置。直接通过 JTAG 口配置时应先将 SOF 文件转换成 JIC (JTAG 间接配置 才能下载烧写; 通过 AS 口配置时应选择 POF 文件下载烧写。五、实验总结注:包括对软件操作方法、实验设计方法或思路等的 总结 和 体会 两部分。 六、实验结果和分析实验结果包括两部分内容:1、程序清单2、截图及结果分析注意:截图应注明名称 ,如 “ 图 1 二选一数据选择仿真波形 ” 、 “ 图 2 三选一数据 选择器仿真波形 ” 等; 仿真波形要有适当的文字分析 。本实验截图共有 3个 :(1二选一数据选择仿真波形;(2三选一数据选择器顶层设计原理图;(3三选一数据选择器仿

6、真波形。问题回答(本部分内容写在预习报告中 1、简述原理图输入方式和文本输入方式各自的特点。2、对比通过 JTAG 口和 AS 口下载程序的不同。实验报告要求说明1、实验报告用纸要求手写部分应统一采用学校预习和正式实验报告专用纸。2、报告内容及书写要求预习报告:包括实验目的、实验设备、实验内容、 (预习实验程序、问题 回答 5部分内容。正式报告:实验步骤、实验总结、实验结果和分析 3部分内容。打印截图:各种截图在 A4纸上 居中 排放;每个截图下方居中位置用 “ 宋体, 小四 ” 字注明截图序号和名称。3、排放顺序和装订要求排放顺序:实验报告按(1预习报告、 (2正式报告、 (3打印截图的顺 序自上而下的整齐排放。装订要求:在本次实验整份报告(预习、正式报告、截图的 左上角 用 1到 2枚订书钉整齐装订。4、 (1同组人员实验报告中的实验步骤、实验总结、预习程序、仿真结果分析、