AlteraFPGA千兆以太网实现方案

1、基于 Altera FPGA 的千兆以太网实现方案1 引言 在系统设备不断向小型化、集成化、网络化发展的今天，嵌入式开发成为新技术发展 的最前沿，改变着系统的整体结构。FPGA因为其自身特点，成为嵌入式开发的最佳平台。Altera 公司结合其最新一代高端器件推出了全新的嵌入式开发系统，能够实现软核niosII32 位处理器为核心的嵌入式开发系统。在Cvclonell中，Altera集成了完整的千兆以太网硬核，硬核包括MAC莫块以及可选择的物理层 PCS模块和PMA模块，其中 MAC莫块支持10 /100/1000 Mb/s。Altera 的 SOPCBuilder工具提供快速搭建 SOPC系统

2、的能力，这种架构可以包含一个或多个CPU,提供存储器接口 ，外围设备和系统互连逻辑的复杂系统。2 千兆以太网技术简介以太网技术是当今应用广泛的网络技术,千兆以太网技术继承了以往以太网技术的许 多优点,同时又具有诸多新特性,例如传输介质包括 光纤和铜缆,使用 8B/10B 的编解码方 案,采用载波扩展和分组突发技术等。正是因为具有良好的继承性和许多优秀的新特性, 千兆以太网已经成为目前局域网的主流解决方案。千兆以太网利用原以太网标准所规定的全部技术规范，其中包括CSMA7 CD协议、以太网帧、全双工、流量控制以及 lEEE 8023 标准中所定义的管理对象。千兆以太网的关键 技术是千兆以太网的

3、MAC层和以太网接口的实现。随着多媒体应用的普及，干兆以太网必 然得到广泛应用。3 Altera 的千兆以太网解决方案31 lP 核的支持Altera 提供了可参数化的千兆以太网 megacore 解决方案。该方案可在 Altera 的Arria GX , Cyclonell , CycloneHI 系列 FPGA上工作，可配置使其包含MAC PCS PMA模块中的一种或多种，配置选择及相应的接口标准。千兆以太网 lP 核的功能描述如下：(1支持 lEEE 802.3 标准。(210/100/1 000 Mb ，s 以太网媒体访问控制支持半双工和全双工工作模式。(3多通道MAC支持最多24端口

4、。(4以太网物理层编码子层1000BASE一 X/SGMII标准的自协商。(5 接口使用方便。对于千兆以太网控制器的实现，采用表第I行的配置。吉比特级以太网媒体控制器核(GEMAC是针对1 Gb/s以太网媒体访问控制器功能的可参数化的megacore解决方案。3. 2基于FPGA的千兆以太网MAC控制器实现方案3. 2. 1整体设计方案以太网控制器的FPGA设计工作包括以太网 MAC子层的FPGA设计，MAC子层与上层协 议的接口设计以及 MAC与物理层(PHY的GMII接口设计。该以太网控制器的总体结构设计 框图如图1所示，整个系统分为 MAC莫块，主机接口模块和管理数据输入输出模块。其中,

5、MAC莫块主要执行在全双工模式下的流量控制，MAC帧实现发送和接收功能，其主要操作有MAC帧的封装与解包以及错误检测，直接提供了到外部物理层器件的并行数据接口，物理 层处理直接利用商用千兆 PHY器件，主要开发集中在 MAC控制器的研究。Altera FPGA或Hardcopy ASICft 列用户 应用4lO/lOC/lflOWs IX丸网 乩匕曝块应用I MPIO1 昶 1 LSK1古比特以丸网图1于兆以丈两设计框图管理数据输入输出模块提供了标准的IEEE802.3介质独立接口，可用于连接以太网的链路层和物理层。主机接口则提供以太网控制器与上层协议(如TCP/ IP协议之间的接口,用于数据

6、的发送、接收以及对控制器内各种寄存器的设置。3. 2. 2接口描述整个系统模块间的接口连接如图2所示。其中，PCS和PMA分别代表物理层的物理编码子层和物理介质接入层。(1通过Mil /GMII接口提供了与以太网物理层(PHY备的无缝连接。(2吉比特模式下支持 RGMII接口。(3可选择的管理数据输入/输出模块为以太网 PHY提供管理信息。(4为用户提供基于 Aalon ST的8 bit / 32 bit 接口。(5可选择的集成物理介质介入模块。3. 2. 3千兆以太网IP核Altera提供三态以太网 MAC控制器IP核，可实现单条或多条吉比特以太网链路，通 过交换机或路由器可与任意以太网端口

7、相连。其配置界面如图3所示。sKnk rwil|paiw hRd；T BiU r*t. W3千兆以太屈IF核配蛊整个配置界面可将IP核配置为所需模式并进行 IP核参数设置，将IP核设置为千兆以太网MAC模块，内部提供FI FO模块。可选的PCS模块由PHY器件提供，这个界面分为4个配置页面，描述如下：Core Con figuratio n:核配置选项，配置以太网功能模块，是否包含PCS模块、FIFO模块，配置接口类型、端口数等；MAC Options : MAC配置选项，配置 MAC模块功能；FIFO Options : FIFO存储器选项，可设置 FlFO存储器类型以及存储器数据长度；PC

8、SSGMII Options :物理介质接入层模块配置页面，配置物理层。相应的接口信号包括：控制接口信号，复位信号，MAC系统端信号(包括接收接口信号和发送接口信号,MAC以太网端信号(包括GMII模块信号和PHY管理接口信号。表1中描述了 MAC以太网端GMII模块信号、接口信号，其余信号参考千兆以太网用户手册。GMII模块的接收信号一般直接连到PHY器件，负责与PHY器件的数据交互，其信号与PHY器件接口对应，如表 1所列。表1 GMU块的发送接收信号信号名方向描述憧入GMII发送时钟CM11 发送 接口Gmlxwd（7 ：0）输出GMH敷据发送总线Gm ix cn输出GMII发送禅制信号

9、Gm_tx_en-输出GM1!发送控制信号R k c Ik输人GMU接收时钟GMTT 接收 接口Gm_rK_d（7 ；0）输人GM11数据接收总线（m rx d.v输人（；MI1接收控制信号Cm bi cn*:输人GM11接收控牺信号4物理层（卩日丫器件Ahera公司的千兆以太网MAC核默认支持的物理层器件有支持10/100 Mb /s的National DP83848C,支持 10/100/1 000 Mb / s 的 National DP83865 ,Marveil 88E1145 以及支持双物理层和10/100/ l 000 Mb /s 的 Marvell 88E1111。在此，选择

10、National DP83865 为 PHY器件。MAC核与吉比特PHY器件通过GMII接口的连接如图4所示。券垮时125MHzclk-in/itali gtx.clk tzd7: 0 tx eai tK.errPHYVCC?tx_cIk gnutx-d7: Q grn tx gm L jc.err10/10 D/1000Mb/ set-lOQO MM 穫块 set 10E_ia_d3: 0m_ix_tirrG5Dri c 1 krsp:0rx elkBtn fX-d7； 0 gmrxdv gm rx errAltra FPGA图4 MAC核与吉比特PH芯片通过GM1I緩口的连接DP83865

11、是National Semiconductor公司的全特性物理层 收发器，集成了 PMD?层以 支持10BASE-T, 100BASE-TX和1000BASE-T以太网协议，具有超低功耗， 3.3V或2.5VMAC 接口。 5开发环境利用Ahera强大的SOPC Builder系统开发工具 和Quar-tusll 软件设计，基于Quartusll和niosII的SOPC设计流程如图4 MAC核与吉比特 PHY芯片通过GMII接口的连 接图5所示，SOPC开发流程比FPGA的开发流程（细线框 多增加处理器及其外设接口的定 制步骤和软件开发步骤（粗线框 。这些新增加的步骤在 SOPC Builder，niosII IDE 工具的 协助下能够轻松完成。6结语使用千兆网系统可直接将处理的高速信号从网口发送给远端处理计算平台，节省功率放大器和高频电缆等，减少投入，加强系统的集成性和可靠