一种0.8GHz～6GHz CMOS超宽带低噪声放大器设计

1、    一种0.8GHz6GHz CMOS超宽带低噪声放大器设计        肖 奔，邓爱萍 时间:2009年04月28日     字 体: 大 中 小        关键词:<"cblue" " target='_blank'>低噪声放大器<"cblue" "

2、target='_blank'>超宽带<"cblue" " target='_blank'>噪声系数<"cblue" " target='_blank'>共栅<"cblue" " target='_blank'>高增益            摘 要： 给出了一个针对0.8GHz6GH

3、z的<"cblue" " title="超宽带">超宽带低噪声<"innerlink" " title="放大器">放大器UWB LNA(ultra-wideband low noise amplifier)设计。设计采用0.18?滋m RF CMOS工艺完成。在0.8GHz6GHz的频段内，放大器增益S21达到了17.6dB13.6dB。输入、输出均实现良好的阻抗匹配，S11、S22均低于-10dB。<"cblue" " title=

4、"噪声系数">噪声系数(NF)为2.7dB4.6dB。在1.8V工作电压下放大器的直流功耗约为12mW。关键词： 超宽带；<"cblue" " title="低噪声放大器">低噪声放大器；CMOS近年来，人们对于高速率无线数据传输的要求日益增加。IEEE制定的802.11b和802.11g标准，工作频率为2.4GHz，传输速率分别为11Mb/s和54Mb/s。另外，802.11a标准则是工作在5.2/5.7GHz，从而避开了拥挤的2.4GHz频段，并且获得了更高的数据传输速率以及更少的干扰。与窄带系统不同，

5、超宽带系统可以说是宽带无线技术领域出现的又一技术。目前分配给室内超宽带技术的频段是3.1GHz10.6GHz1。在超宽带系统的标准上存在两种方案2：直接序列(DS-CDMA)和多带OFDM(MB-OFDM)。DS-CDMA方案是将3.1GHz10.6GHz的频带划分为高低两个频带：3.1GHz4.9GHz和6.2GHz9.7GHz。而MB-OFDM方案则是将7.5GHz的频带划分为14个子频带，每个子频带528MHz，数据在每个子频带上传输。这14个子频带又分为5组，其中，1组是必需的，2组5组是可选的。第1组子频带所在的频段为3.1GHz4.8GHz，第35组子频带为6.3GHz10.6GH

6、z。尽管目前超宽带技术的标准还没有统一，但是宽带低噪声放大器终归是其接收机中的一个不可或缺的重要模块。低噪声放大器(LNA)的主要功能是将来自天线的微伏级的电压信号进行小信号放大后传输到下一级电路。因此，LNA的性能对射频接收系统的性能起着决定性作用。这就要求它在获得较<"cblue" " title="高增益">高增益的同时又要具有低的噪声系数(NF)，并且为了减少对输入信号的反射，实现最大功率的传输，还要使其与天线匹配，即LNA的输入阻抗Zin要等于天线的特征阻抗50。在实际设计中，高增益、低噪声与良好的阻抗匹配三者之间并非相互

7、独立，而是相互牵制、相互影响的。因此在进行LNA设计时，如何采用折衷原则兼顾各项指标尤为重要。1 设计考虑1.1 宽带输入匹配图1给出了<"cblue" " title="共栅">共栅级结构及其小信号分析等效电路9。图1(a)中MOS管M1的源极通过电感LS与地相连。LS在此处的作用就是通过与MOS管的栅源电容Cgs构成谐振网络，以便使输入匹配达到设计要求。?图1(b)中Ro表示M1的输出阻抗。短沟道MOS的输出阻抗比较低，对于0.18m工艺来说，输出电阻大约是50010。因为Ro的存在，共栅极的负载阻抗ZL以及下一级电路的输入阻抗

8、Zin2会影响低噪放的输入匹配，进而使得电路噪声性能恶化。? 根据文献9，图1（b）电路的输入阻抗可以写成：? 其中ZS()和Zo()分别表示源阻抗和输出阻抗，可由如下式(2)、式(3)：其中ZL表示共栅极的负载阻抗，Zin2表示下一级电路的输入阻抗，gm1表示共栅极结构的跨导。此处假设电路中的电抗元件都是高品质因数的器件，则ZS()和Zo()可以表示为：将式(4)、(5)代入式(1)，可以得到：1.2 共源共栅(Cascode)图2给出了本文提出的低噪声放大器的电路示意图。图中第二级电路为共源共栅结构。其中的共源MOS管M2作为主放大管给电路提供足够的增益，共栅管M3用来减小M2的Cgd引起

9、的米勒效应以及增强整个电路的反向隔离性能，M3、Rref2和Rbias2构成偏置电路来实现放大电路所需直流偏置。一般说来，为了获得高增益，负载电感的品质因数(Q factor)越大越好。但是本文设计中在负载电路中串联了一个电阻Rd2，用以减低Ld的品质因数，从而获得较为平坦的增益。2 电路结构本文提出的低噪声放大器设计如图2所示。输入级采用共栅极结构，但是通常共栅极结构的增益比较低，因此要在共栅极电路之后再加一级放大电路以提高增益。而输出级电路则采用了常用的源极输出器。在图2中可以看到，在M1的栅极和地之间有一个电容C1。C1的加入有两个作用：一是作为交流旁路电容，提供一个良好的交流接地，防止

10、偏置电路进一步加大放大器的噪声系数；二是通过C1与M1的栅漏电容Cgd1构成一个分压电路，形成电压反馈。这个反馈回路有利于改善电路输入匹配以及噪声性能912。电路中用到的级间隔直电容C2取值也为1pF。本文提出的低噪声放大器的设计采用特许(CHRT）0.18m RF CMOS工艺完成。为了减小分布参数的影响，MOS管线宽均是采用工艺能提供的最小值0.18m。根据文献13，在功耗约束条件下的最优栅宽为180m。仿真表明在LS取值为9.6nH时达到输入匹配要求，即S11<-10dB。为了提供50的输出阻抗匹配，在低噪放的设计中加入了缓冲输出级，即M6构成的源极输出器。M7和M8为M6提供合适

11、的直流偏置，使得输出反射系数S22在0.8GHz6GHz频带内满足S22<-12dB，符合输出匹配要求。3 实验结果本文中的超宽带低噪放的设计采用Cadence系列软件完成。最终的各项仿真结果见图3图7。图3是通过原理图仿真得到的S21结果。其中的后仿真(Post-layout Simulation)曲线是在完成版图验证和寄生参数提取之后得到的结果。由图3不难发现，在0.8GHz6GHz范围内后仿真得到的放大器正向增益S21较之前仿真有所下降，但是也达到了17.6dB。还可以看出在高频段S21下降较为严重，在6GHz频率处S21为13.6dB。放大器增益在高频段的增益下降得比较快，是因为

12、电路版图中存在的寄生参数对高频段影响很大。?电路在0.8GHz6GHz频带内的输入反射系数S11、输出反射系数S22均小于-10dB。电路的反向隔离性也比较好，整个频带内S12保持在-63dB以下。图5所示为放大器的噪声系数（NF）结果，后仿真的噪声系数最小值为2.7dB，0.8GHz6GHz范围内的平均值约为3.6dB。后仿真结果显示电路IIP3为-17dBm。图8是电路版图，芯片面积约为0.68mm2(0.9mm×0.75mm)。本设计的工作电压为1.8V，核心电路（不包括输出缓冲级）的直流功耗为12mW。包含输出缓冲电路的直流功耗为16mW。表1给出了本设计与近年来部分采用0.

13、18m RF CMOS工艺的超宽带低噪声放大器设计的比较。?本文给出了一个针对0.8GHz6GHz频段的超宽带低噪声放大器设计。电路采用0.18m RF CMOS完成，在1.8V的工作电压下，增益达到了13.6dB17.6dB，噪声系数为2.7dB4.6dB。整个0.8GHz6GHz频带内均实现了良好的输入、输出匹配，S11小于-10dB，S22小于-12dB。IIP3为-17.3dBm。实验结果表明，本文提出的超宽带低噪声放大器设计具有比较好的性能，为实现超宽带低噪声放大器提供了一种选择方案。参考文献1 IEEE 802.15 WPAN High Rate Alternative PHY T

14、ask?Group 3aTG3a).http//15/pub/TG3a.html.2 徐斌，毕光国.UWB-OFDM系统的实现结构J.电子学报，2004，32(F12)：157-160.3 LIU R，LIN C，DENG K，et al.A 0.5-14-GHz 10.6-dB?CMOS cascode distributed amplifier.in Dig.Symp.VLSI?Circuits，2003，17(6)：139-140.4 KIM C W，KANG M-S，ANH P T，et al.An ultra wideband CMOS low-nois

15、e amplifier for 3-5-GHz UWB system.IEEE J.Solid-State Circuits，2005，40(2)：544-547，5 Wu Chang-Ching，ALBERT Yen2，Cheng Yu，et al.A?switched gain low noise amplifier for ultra-wideband wireless applications.IEEE，2007.6 桑泽华，李永明.一种应用于超宽带系统的宽带LNA的设计J.微电子学，2006，36(1)：114-117.7 罗志勇，李巍，任俊彦.超宽带CMOS低噪声放大器的设计J.微

16、电子学，2006，36(5)：688-692.8 BEVILACQUA A，NIKNEJAD A M.An ultra-wide-band?CMOS low noise amplifier for 3.1 to 10.6-GHz wireless?receiver.IEEE J.Solid-State Circuits，2004，39(12)：2259-2268.9 LU Y，YEO K S，CABUK A，et al.A novel CMOS lownoise amplifier design for 3.1-to-10.6-GHz ultra-wide-band wireless rece

17、iver.IEEE Trans.Circuits Syst.I，Reg.?Papers，2006，53(8)：1683-1692.10 CHEN C H，DEEN M J，CHENG Y，et al.Extraction of?the induced gate noise，channel noise，and their correlation?in submicron MOSFETs from RF noise measurements.IEEE?Trans.Electron Devices，2001，48(12)：2884-2892.11 KHAN M Z.A 0.65V，2.4GHz CM

18、OS low-noise amplifiers design with noise optimizationA.Canadian Conference on Electrical and Computer EngineeringC，Canada.2005：673-676.12 CUSMAI G.A 0.18-mum CMOS selective receiver Front-End for UWB applicationsJ.IEEE Journal of Solid-State?Circuits，2006，41(8)：1764-1771.13 LEE T HCMOS射频集成电路设计M北京：电子工业出版社，2001：206-20914 华明清，王志功，李智群.0.18-um CMOS 3.1-106GHz超宽带低噪声放大器设计J.电路与系统学报，2007，12(1)：44-47.15 Kim C.-W，Kang M.-S，Anh P. T，et al.An ultra