基于电力线载波通信的路灯监控系统(共31页)

1、精选优质文档-倾情为你奉上第一章 绪论城市道路照明是城市建设的一个重要组成部分，对美化城市、加强社会治安、保障夜间交通及城市的文明建设起重要的作用，同时也为城市的人民生活和经济活动提供了重要保障1。随着计算机技术、通信技术、电力线载波数据传输技术和测控技术的发展，设计自动化程度高、运行可靠、高效节能和使用维护方便的路灯系统，是路灯控制与管理现代化的必然要求2。据1999年全国道路照明专业委员会第九届年会上得到的不完全统计数字，目前国内所有城市道路照明灯的总数约300万只，工矿企业、车站、机场、码头、高速公路等非市政照明灯的总数约100万只，总数400多万只，并且每年递增10%以上。如果及时将电

2、力线载波技术应用到路灯监控系统中，仅从节约电费、降低灯泡损耗和人工开支三项来计算，五年时间可为国家节约近100亿元人民币。为了提高道路照明系统的质量，及时发现路灯的损坏情况，方便市民生活，人们希望能够利用已有的路灯供电系统传输监测路灯的信号，以便实现对路灯的及时维修 3，而电力线载波通信技术就是利用已有的电力线路传送数据的，无需重新装设通信线路，也不占用无线通信频道资源，经济便利，前景十分广阔4。我国的城市照明路灯多为钠灯，此灯在启动时需在阳极与阴极间加2000V以上的高压脉冲，使内部气体电离。启动后，灯具有负阻效应，需用1个大电感限流。 路灯损坏有三种可能：灯丝烧断启动电路（高压脉冲发生）故

3、障限流电感烧断当上述情况之一发生，灯即不能点燃。显而易见，上述故障均需更换硬件，而不能通过遥控修复。本检测系统仅检测灯的点燃与否，也不检测导致灯不能点燃的原因。因为检测的电路复杂，更重要的是没有实用价值。城市的照明路灯，由各市的路灯管理所负责管理，管理的任务主要是：保证路灯的正常运行，维修更换损坏的设备。按季节调整路灯的开闭时间，以节约用电。路灯皆采用分区域分街道控制，人工监控。目前还不能做到单灯控制，实际也没有这种必要。本监控系统主要是灯的好坏检测，控制信号则为开、关灯的时间，作为故障检测的时间判据。本课题研究的目的就是应用电力线扩频载波(Spread Spectrum Carrier)技术

4、实现单个路灯的监控。电力线载波通信技术(本文所研究的电力线载波通信是指低压电力线通信)应用在路灯监控系统中，可以对单个路灯故障进行及时检测。本课题主要工作如下：为了提高电力线载波模块的通信能力，研究了低压电力线传输特性和扩频通信技术；完成了实用的电力线载波通信接收模块的硬件设计；完成了实用的路灯故障发射模块的硬件设计；编写程序实现对路灯监控系统的设计要求。电力线通信技术如果能够成功地应用在路灯监控系统，那么它必将带动其他电力线通信技术领域的发展与应用，如在楼宇自动化领域、家庭安防系统、自动抄表领域、网络家电领域、爬壁机器人领域等，前景十分广阔5。扩频通信是一种新型的通信技术，是通信领域中的一个

5、重要发展方向。由于它具有抗干扰能力强、截获率低、码分多址、信号隐蔽、保密和易于组网等一系列独特的优点，一经出现便引起世界各国的极大关注6。传统的模拟无线通信一般采用调频(FM)和调幅(AM)两种方式，不能适应高速数据通信的要求。进入80年代后，数字无线数据通信方式成为主流，其调制方式有振幅键控(ASK)。频移键控(FSK)和相移键控(PSK)，其优势是便于采用先进的数字信号处理技术，如均衡技术、编码技术等，提高了数据传输速率和传输的可靠性7。但是这些系统存在不少缺陷:由于无线通信信道的开放性，通信环境不可避免地存在各种各样的突发干扰，使得信号传输的可靠性降低。这是常规的无线数字通信难以解决的，

6、这些因素促成了扩频通信技术的出现。所谓扩频通信，是指用来传输信息的信号带宽远远大于信息本身带宽的一种通信方式。设代表系统占有带宽(信号带宽)，代表原始信号带宽(信息带宽)，则通常认为：专心-专注-专业扩频通信系统具有如下两大特点8：系统占有的频带宽度远远大于要传输的原始信号带宽，且系统占有带宽与原始信号带宽无关；解调过程是由接收信号和一个与发端扩频码同步的信号进行相关处理来完成的。值得注意的是，有许多调制技术所用的传输带宽大于传输信息所需要的最小带宽，但它们并不属于扩频通信。例如宽带调频、低速率编码调制等。扩频通信是一种新型的通信体制，是通信领域中的一个重要发展方向，与传统的通信方式相比它具有

7、如下特点： 抗干扰能力强。扩频系统的抗干扰能力是大多数通信方式无法比拟的。扩频通信系统扩展的频谱越宽，处理增益越高，抗干扰性越强。简单地说，如果信号频带展宽10倍，在干扰总功率不变的条件下，其干扰强度只有原来的1/10。 信号功率谱密度低，有利于信号隐蔽。发射信号经扩频处理后，几乎均匀地分散在很宽的频带，功率谱密度很低，近似于噪声特性。这有利于减少对其它通信系统的干扰，同时降低了被“窃听”和被“截获”的机会。其有选择地址的能力。由于采用编码信号形式，对一个或一组接收机分配一规定的码组作为地址，而对其它的接收机分配不同的码组。这样，用不同的编码序列去调制发射机，就能实现选择地址的目的。抗衰落能力

8、强，信息传输性可靠高。扩频信号占据的频带很宽，当由于某种原因引起衰落时，只会使一小部分频谱衰落，而不会使整个信号产生严重畸变。故具有抗频率选择性衰落的能力。利用电网通信可以节约大量人力物力，这是传统的电力线通信不可替代的原因，但因输电线路恶劣的信道特性，造成传输信号误码率高和可靠性低等问题，这使电力线载波技术的应用受到极大的限制。扩频载波通信技术以其优越的抗干扰性能，有效克服各种恶劣的信道特性，大大提高通信可靠性，扩频技术使电力载波通信成为可能9 10。本设计采用的电力线扩频载波技术（Power Line Spread Spectrum Carrier Communication Techno

9、logy 简称PL SSC），是扩频通信最简单的一种。其扫频范围为100400KHz，扫频方式从200400KHz，然后再从100200KHz，起始和结束都是200KHz。这样设计的原因有两个：一是最大程度限制扩频信号产生的谐波，简化对滤波器的要求；二是使每个数据位扩频以后的信号波形平滑变换。Chirp信号幅度随频率的显著变化是由于电力线阻抗随频率变化的结果。理论上，处理增益一般可达到14.8dB，如图1。电力线扩频载波技术信号的线性扫描带宽比发送信号带宽要大得多，因此可获得较高的处理增益，这样利用Chirp信号传送数据具有较强的抗千扰能力11 12。这种Chirp波形还具有很强的自相关性，这

10、种模糊逻辑的相关性决定了所有连接在网络上的设备可以同时识别从网上任意设备发出的这种独特波形，并不需要在发送和接收设备间进行同步。由于Chirp较短且具有自同步性，因此可以避免直序扩频和跳频通信同步时间慢的缺陷，使多个节点在同一信道上采用CSMA/CD技术进行通信得以实现。图1.1 线性调频波SSC信号传输技术所固有的可靠性及其基础的数据链路功能，在网络和通讯性能方面，较其它的电力线通讯方式有关键性的改进。在较长的符号时间，载波扫描重复多个单位符号时间13。路灯监控系统的数据量不大，也不要求高速传输，用一般的调频技术，也能达到技术要求。本系统采用扩频通信技术，旨在积累扩频通信用于低压电力线路的经

11、验。第二章 系统结构2.1 发送模块设计发送系统由耦合电路、带通滤波器（FIL）、自动增益前级放大器(AMP电路)、功率放大器(DAMP功放电路)、电力线载波模块、单片机、时钟电路等组成。单片机路灯故障检测SC1128前级放大器功率放大器带通滤波器耦合电路电力线图2.1 发送模块总体设计图路灯故障检测到路灯损坏的信息，向单片机申请中断服务，单片机查阅灯开闭的时间，如在开灯的时间内，则启动发送程序，将故障发送至监控中心。信息包括灯的编号（地址）及故障发生的时间。具体工作原理：单片机将路灯故障信号发送到SC1128进行调制，然后将调制后的信号再送至功率放大器进行功率放大，接着将放大后的信号经耦合电

12、路发送到电力线上进行传输。另外，此发送模块也对监控中心发来的信息进行相应的处理。2.2 接收模块设计接收系统电路由电源电路、耦合电路、滤波器(FIL电路)、前级放大器、功率放大器(DAMP功放电路)、电力线载波模块、单片机组成。电源电路主要承担为系统提供+12V与+5V电压。它主要由工频变压器，滤波二极管电桥、滤波电容、三端稳压器7805等组成。耦合电路是指扩频信号与220V交流电力线的连接电路。主要由保护电容、中频变压器(6: 10)、浪涌保护二极管、起限幅作用的二极管等组成。滤波器电路是由电容与电感组成的带通滤波电路。信号耦合电路输入，滤掉杂波，再把信号输入到前级放大电路。前级放大器是将接

13、收的信号进行不失真放大，再输入SC1128内进行信息解调。功率放大器电路是将SC1128输出的已调信号扫频正弦波放大，保证有足够的通信距离。功率放大器由12V直流供电。图2.2 接收模块设计图2.3 耦合电路 图2.3 耦合电路图（发送和接收部分）如上图2.3所示，发送部分耦合电路中C1、C2为保护电容。接收部分耦合电路是载波信号的输出和输入通路，并起隔离220V/50Hz的工频的作用。该电路在设计时需考虑220V线路侧的阻抗特性， T1为信号耦合变压器，220V线路侧阻抗一般取330。然后确定线圈初次级的匝数比或阻抗比。最后设计功率放大器的输出匹配电阻。信号耦合变压器T1为选用磁通量为200

14、0高斯的圆环状(外半径为7-8mm) 的中高频磁芯。输入通道接一个浪涌保护二极管TVS1，经电阻隔离后接二极管箱位电路输出给前级滤波电路。2.4 滤波器(FIL电路)如图2.4所示，该滤波器为带通滤波器。图中IN输入的是耦合电路的输出信号，OUT是把信号输出到自动增益前级放大电路。FIL电路不仅要将带外杂波滤除，还要保证前后级之间的阻抗匹配，以达到顺利传递信号的目的。由于主晶振的工作频率不同，载频也不同；调制周波数和数据传输速率不同，带宽也不同。因此，滤波器的参数在主晶振频率不同时也将有所变化的。以下电路设计值适应1Kbps数据速率、四周波调制、250KHz载频，带宽为100KHz(20030

15、0KHz)。 图2.4 FIL电路图2.5 前级放大器 图2.5 前级放大器图图中插座1脚接的是滤波器输出的信号，即与滤波器插座的5脚相连接，3接地，4脚接电源，5脚是将信号放大后接入SC1128片内运算放大器，即与SC1128的13脚相连接。本级放大的目的是将滤波后的信号不失真的放大75倍以上，以达到本级增益37.5dB以上的要求。特别注意的是小信号的不失真。因为此级主要是完成小信号的放大，并注意电路本身的噪声干扰不能过大。经该级放大后可接入SC1128片内运算放大器继续将信号放大。如图2.5所示。2.6 功率放大器(PAMP功放电路)如下图2.6所示，图中插座1脚接电源，2脚是将功率放大器

16、放大的脉冲输入到耦合电路中，3脚是接地，4脚是接收经过SC1128处理后的脉冲，即接SC1128的24脚。此级功率放大是将SC1128第24脚的高压开漏输出转换成功率输出。此脚输出时应接一个不小于1K的上拉电阻，其灌入电流不要超过4mA，并有不低于3V峰峰值的信号电压输出。功率放大器本身工作在开关状态。由于正常地发射时间很短，所以在选择三极管参数时应该注意其功率参数(测试时应注意工作时间不能太长，以避免损坏功率放大器的输出三极管，整板测试时可以串一个电阻，不过此时输出波形和功率将受影响)。图2.6 功率放大器图2.7 SC1128与AT89C2051连接SC1128第28脚为电路工作主时钟的二

17、分之一的晶振输出(其峰峰值约为4V)，近似正弦波；32脚电压监测端；33脚看门狗输入端，正常工作时应该在768mS内产生一次高低电位变化；34脚看门狗输出端，与33脚配合，正常时输出低电平，否则输出三分之一占空比的复位脉冲；35脚与32脚配合，当电源信号低于监测值时，输出低电平，当高于监测值，则输出高电平；36脚收发控制端，0为接收，1为发射；37脚在发射和接受同步后产生同步脉冲信号，频率随工作主时钟和周波的变化而变化；38脚为输出发送和接收的数据；39脚为设置数据及状态的输入输出端；40脚为同步设置时钟输入端；41脚为片选输入端。连接图如图2.7所示。 图2.7 SC1128与单片机连接图2

18、.8 SC1128的I/O口扩展目前在电力载波通信系统中，多以单片机为中控芯片。但由于单片机的I/O管脚数目有限，所连接的I/O设备有限。为了尽可能的少占系统的资源，为SC1128芯片设计了一种可以与其它的通信方式相同的设备共享同一组总线的连接方法。当单片机在对SC1128芯片内部RAM进行读写访问时采用的是一种模拟I2C总线的访问方式。即它也是通过CS(第41脚)、SETCLK(第40脚)和LINE(第39脚)三条线来完成对其内部RAM的读写访问，其中CS作为片选信号使用，其作用等同于I2C总线中的WP信号，SETCLK是串行通信时钟信号，其作用等同于SCL，LINE是串行通信的数据线其作用

19、等同于SDA。由于SC1128读写的特殊性，就给了我们一个即可以方便的使用它，又可以最少的占用系统资源的最佳方法。通过以上的介绍大家不难发现，SC1128虽然在读写操作过程和规则方面与标准的I2C总线有着不同，但其所使用的总线的数目和功能是基本相同的，这就意味着我们可以通过一簇总线，分别让单片机与多个使用I2C总线通信的设备与SC1128芯片共同使用同一簇总线（片选，时钟，串行数据），在不同时间内轮流通信。在这组总线中时钟及数据总线是可以共享的。但是要给每一个设备以单独的片选信号，即每一个设备有一个独立的片选信号，这样在访问不同的设备时先让对应设备的片选信号有效，这时一定要保证其它共享设备的片

20、选信号线无效，以免出现冲突。之后在共享的时钟线上给出对应的设备通信时所需的时钟信号，然后再从数据线上进行地址及数据的读写过程了。采用这种方法就可以充分利用单片机有限的I/O管脚数目来连接尽可能多的外部设备。连接示意图2.8如下： 图2.8 SC1128的I/O扩展图本例中是采用2051单片机与SC1128芯片和24C02存储芯片，24C02是一个采用I2C总线的动态存储芯片。其中2051与SC1128之间通过CS（SC1128的片选信号P1.1），SETCLK（SC1128的读写时钟信号P1.2），LINE（SC1128的串行通信数据线P1.3）。2051与24C02的通信是通过WP（24C0

21、2的片选信号P3.7），SCL（24C02的读写时钟信号P1.2），SDA（24C02的串行通信数据线P1.3）。其中SETCLK与SCL共享P1.2管脚，LINE与SDA共享P1.3。两者的片选信号CS（P1.1）和WP（P1.2）是各自独立，2051不能同时访问SC1128和24C02，只能轮流访问，在访问SC1128时先让CS（P1.1）有效，此时要保证WP无效，之后再在SETCLK（P1.2）上给出SC1128所需的时钟信号，然后再从LINE（P1.3）中读写数据。访问24C02时先让WP（P3.7）有效，此时要保证CS无效，之后再通过SCL（P1.2）给出24C02的时钟信号，最后通

22、过SDA（P1.3）读写数据。第三章 芯片及元器件介绍3.1 AT89C51本系统发射部分主电路采用的单片微机是AT89C51，AT89C51单片机与Intel80C51单片机在引脚排列、工作特性、硬件组成、指令系统等方面完全兼容。其主要工作特性是：内含4KB的Flash存储器，擦写次数1000次；内含128B的RAM；具有32根可编程的I/O线；具有2个16位可编程定时/计数器；具有6个中断源、5个中断矢量、2两级优先权的中断结构；具有一个全双工的可编程串行通信接口；具有一个数据指针DPTR；两种低功耗工作模式，既空闲模式和掉电模式；具有可编程的3级程序锁定位；AT89C51的工作电源电压为

23、5（1±0.2）V且典型值为5V；AT89C51最高工作频率为24MHz。芯片介绍：它有40条引脚，包括32条I/O接口引脚、4条控制引脚、2条电源引脚、2条时钟引脚。3.1.1 引脚说明P0.0P0.7：P0口，第一功能作为通用I/O接口，第二功能是作为存储器及I/O扩展时的地址/数据复用口。P1.0P1.7：P1口，为用户准备的准双向I/O口，具有内部上拉电阻。P2.0P2.7：P2口，第一功能作为通用I/O接口，第二功能是作为存储器及I/O扩展时传送高8位地址。P3.0P3.7：P3口，准双向I/O口。第一功能作为通用I/O接口，第二功能作为为单片机的控制信号。XTAL1（19

24、脚）：片内振荡器反相放大器和时钟发生线路的输入端。XTAL2（18脚）：片内振荡器反相放大器的输出端。3.1.2 内部结构图3.1 AT89C51内部结构图3.2 AT89C2051接收电路采用的单片机是AT89C2051，AT89C2051是一个低电压、高性能CMOS 8位单片机，片内含2k bytes的可反复擦写的只读Flash程序存储器和128 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，功能强大，AT89C2051单片机可用于许多高性价比的应用场合。AT89C

25、2051是一个功能强大的单片机，但它只有20个引脚，15个双向输入/输出（I/O）端口，其中P1是一个完整的8位双向I/O口，两个外中断口，两个16位可编程定时计数器，两个全双向串行通信口，一个模拟比较放大器。 同时AT89C2051的时钟频率可以为零，即具备可用软件设置的睡眠省电功能，系统的唤醒方式有RAM、定时/计数器、串行口和外中断口，系统唤醒后即进入继续工作状态。省电模式中，片内RAM将被冻结，时钟停止振荡，所有功能停止工作，直至系统被硬件复位方可继续运行。3.2.1 AT89C2051的功能特性兼容MCS-51指令系统 15个双向I/O口 两个16位可编程定时/计数器 时钟频率0-2

26、4MHz两个外部中断源 可直接驱动LED 低功耗睡眠功能 可编程UARL通道 2k可反复擦写(>1000次）Flash ROM 6个中断源 2.7-6.0V的宽工作电压范围 128x8bit内部RAM 两个串行中断 两级加密位 内置一个模拟比较放大器 软件设置睡眠和唤醒功能3.2.2 引脚说明AT89C2051的引脚图如图： 图3.2 AT89C2051引脚图AT89C2051共有20条引脚，详见上图，从图中可见，2051继承了8031最重要引脚：VCC（20脚）：电源电压。GND（10脚）：电源地线。RST(1脚)：复位输入。在引脚RST保持两个机器周期的高电平（振荡器正常工作），单片

27、机便可复位，所有I/O口引脚都输出高电平。 XTAL1(5脚)：片内振荡器反相放大器和片内时钟发生器的输入端。XTAL2(4脚)：片内振荡器反相放大器的输出端。 P1口：8位双向I/O口，即P1.0P1.7。P1.2P1.7内含上拉电阻，P1.0和P1.1需要外接上拉电阻。P1.0和P1.1又是片内模拟比较器的同相输入(AIN0)和反相输入(AIN1)。P1口用做输出时，输出缓冲器可驱动20mA的灌电流负载，直接驱动LED显示器。P1口用做输入口时，应先对端口写1。外部的输入信号将P1.2P1.7拉为低电平时，通过片内上拉电阻向外输出电流。 P3口：7位，具有内部上拉电阻的准双向I/O口，即P

28、3.0P3.5和P3.7。P3.6在片内与模拟比较器的输出端相连，不可当作通用I/O那样访问。P3口的输出缓冲器可提供20mA的灌电流负载，其用做输入时，应先对端口写1，当外部输入信号将其拉为低电平时，通过片内上拉电阻向外输出电流。此外P3口还具有第二功能。并且保留了全部的P3的第二功能， P3.0、P3.1的串行通讯功能，P3.2、P3.3的中断输入功能， P3.4、P3.5的定时器输入功能。P3.7的外部RAM读选通功能。3.3 SC1128本次设计电力线载波模块采用的是北京智源利和微电子技术有限公司设计开发的电力线载波调制芯片SC1128。SC1128芯片是面向电力线载波通信市场而开发研

29、制的专用扩频调制解调器电路。由于采用了直接序列扩频、数字信号处理、直接数字频率合成等新技术，因此该电路应用在电力线通信方面具有较强的抗干扰及抗衰减性能。SC1128芯片内部集成了扩频解扩、调制解调、D/A和A/D转换、内置电子表、输出驱动、输入信号放大、看门狗、工作电压检测以及与单片机(MCU)串口通信等功能。该芯片在小型多功能应用系统中可以起到降低系统成本并提高系统功能的作用。3.3.1 功能特点直接序列扩频技术，抗干扰能力强。 发射信号分为两种形式输出：一种是经D/A转换器后正弦缓冲器输出，谐波成份少；另一种以高压开漏缓冲器输出，应用成本低。输入信号放大器，对输入信号进行前置放大。内置看门

30、狗电路，监视系统程序的工作状态。内置电压监测器，监视电源电压的变化，并及时向系统发出报警信号。内置电子表电路（24小时制），满足对不同时间段记费率的要求（支持掉电工作）。内置串行半双工同步传输通信接口，方便与MCU之间的控制命令和数据交换。63位扩频码，数据速率典型值为5.75Kbps。捕获门限值从2006290由软件设定。内置64 X 8 SRAM存储器（支持掉电工作），为系统提供数据暂存。提供QFP-44线封装形式（LQFP-44PIN）。单+5伏电压工作。3.3.2 引脚说明 图3.3 SC1128芯片引脚图SC1128芯片引脚图如图3.3所示，其管脚说明如表3.1：表3.1 SC112

31、8管脚说明序 号符 号简 单 说 明1CP32内置电子表晶体振荡器输入端（32768HZ）。25NC无连接。在使用中要保持浮空状态。6GND数据地。79NC无连接。在使用中要保持浮空状态。10GNDA模拟地。11CAP模拟滤波电容。12V+一级放大器输入V+端。13V-一级放大器输入V-端。14VOUT一级放大器VOUT输出端。15Vi1二级放大器输入端。16VO1二级放大器输出端。17Vi2三级放大器输入端。18VO2三级放大器输出端。19VCMPIN过零比较输入端。20FIROUT滤波输出。21VDDA模拟电源。22GNDP发射输出驱动器地。23SINOUT发射输出（正弦）。24SEND发

32、射输出（数字）。高压开漏输出。25VDDP发射输出驱动器电源。26FIRIN滤波输入。27CP6M1/4工作主时钟输出。28CP12M1/2工作主时钟输出。29VDD数字电源。30CPOUT电路工作主时钟晶体振荡器输出端。31CP电路工作主时钟晶体振荡器输入端。32POWIN电源监测输入端。33SPLDOG看门狗输入端。当大于768mS此端无高低变化输入，则DOGOUT端输出1/3占空比的复位脉冲（256mS高， 768mS低）。出1/3占空比的复位脉冲（256mS高， 768mS低）。34DOGOUT看门狗输出端，与SPLDOG端输入配合，正常时，输出为低电平。否则，输出1/3占空比的复位脉

33、冲。35POWALM电源报警输出端。当电源监测输入端监测到的电源信号低于监测值时，输出为低电平。当电源监测输入端监测到的电源信号高于监测值时，输出为高电平。36SR发射接收控制端。0为接收，1为发射。37SYN发射接收同步端。发射或接收同步后产生同步脉冲。38TX发射接收数据端（双向端口）。39LINE设置数据及状态的输入输出端（双向端口）。40SETCLK同步设置时钟输入端（MCU对本电路设置）。41CS设置片选输入端（MCU对本电路设置）。42NC无连接。在使用中要保持浮空状态。43VDDT内置电子表电源输入端。44CP32OUT内置电子表晶体振荡器输出端（32768HZ）。3.4 DS1

34、302本次设计中使用DS1302来就计时和记录。DS1302时钟芯片是DALLAS公司的一种基于SPI总线的高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V5.5V。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。同时它还是一种具有细电流充电能力的电路，可为掉电保护电源提供可编程的充电功能，并且可以关闭充电功能。采用普通32.768kHz晶振。DS1302可以用于数据记录，特别是对某些具有特殊意义的数据点

35、的记录，能实现数据与出现该数据的时间同时记录。3.4.1 引脚及原理说明DS1302的引脚排列见下图： 图3.4 DS1302引脚图其中Vcc1为后备电源，Vcc2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大者供电。当Vcc2大于Vcc10.2V时，Vcc2给DS1302供电。当Vcc2小于Vcc1时，DS1302由Vcc1供电。X1和X2是振荡源，外接32.768kHz晶振。RST是复位/片选线，通过把RST输入驱动置高电平来启动所有的数据传送。RST输入有两种功能：首先，RST接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RS

36、T提供终止单字节或多字节数据的传送手段。当RST为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中RST置为低电平，则会终止此次数据传送，I/O引脚变为高阻态。上电运行时，在Vcc2.5V之前，RST必须保持低电平。只有在SCLK为低电平时，才能将RST置为高电平。I/O为串行数据输入输出端(双向)，SCLK始终是输入端。3.5 74LS16474LS164是一个高速8位串行输入，并行输出的移位寄存器。串行数据在CLK时钟信号由高到低负跳变时通过一个两输入与门（输入引脚为A和B）输入。数据串行输入时，首先输入D7，然后一次输入，最后输入的是D0位。A端与B端相与产

37、生的数位在CLK时钟信号由高到低负跳变时送入寄存器内部，数据的D7D0位在CLK时钟信号由低到高正跳变时，在该移位寄存器中向前移动一位。8个CLK时钟信号产生后，输出数据通过QAQH输出端并行输出。信号CLR为低电平时,数据输出端QAQH全为低电平。3.5.1 引脚功能及结构 图3.5 74LS164的引脚图CLK 时钟输入端 CLR 同步清除输入端（低电平有效）A , B 串行数据输入端QAQH 输出端第四章 路灯监控软件设计4.1 路灯监控软件总体设计路灯监控应该包括发送和接收两部分。发送部分应该包括按键响应、时钟响应、数码管显示、单片机初始化、SC1128初始化以及载波发射；接收部分应该

38、包括单片机初始化、SC1128初始化、载波接收以及路灯响应。发射主程序流程图如图4.1所示，接收主程序流程图如图4.2所示。 开 始系 统 初 始 化SC1128初始化灯好否？查 询 检 测调用DS1302读时间子程序开时间设置SC1128为发送状态发送数据YNNY 图4.1 发送模块主程序流程图 图4.2 收模块主程序流程图4.2 DS1302与单片机的接口程序设计本设计中的计时是由DS1302来完成的，主要是读DS1302中的时间并调用显示程序把读到的数据通过数码管显示出来，并且判断是否有键按下。当有与P2.3端连接的键按下时，便进入读取时间程序。流程图如下： 图4.3 DS1302与单片

39、机程序流程图对应程序如下：#include"Intrins.h"sbit DS_CLK = P20;sbit DS_IO = P21;sbit DS_RST = P22;void DS_Shift_In(unsigned char bIn)unsigned char i;for( i=0;i<8;i+ )DS_CLK = 0; if( bIn&0x01 ) DS_IO = 1;else DS_IO = 0;bIn = bIn>>1;DS_CLK = 1; _nop_(); _nop_(); unsigned char DS_Shift_Out(vo

40、id)unsigned char i, bData;DS_IO=1; for( i=0;i<8;i+ )DS_CLK = 1; _nop_(); _nop_();DS_CLK = 0;_nop_(); _nop_();bData = bData>>1; if( DS_IO ) bData = bData|0x80 ; return (bData);unsigned char DS_Read( unsigned char cr )unsigned char dd=0;DS_RST = 0; _nop_(); DS_CLK = 0; _nop_();DS_RST = 1; DS_

41、Shift_In( cr ); dd = DS_Shift_Out(); DS_RST=0; DS_CLK=1; return ( dd );void DS_Write(unsigned char ord,unsigned char dd)DS_RST = 0;_nop_();DS_CLK = 0;_nop_();DS_RST = 1; DS_Shift_In( ord ); DS_Shift_In( dd ); DS_RST = 0;DS_CLK = 1;void DS_SetClock(unsigned char dt3)DS_Write(0x8E,0); DS_Write(0x80,0x

42、80); DS_Write(0x84,dt2); DS_Write(0x82,dt1); DS_Write(0x80,dt0&0x7F); DS_Write(0x8E,0x80); void DS_ReadClock(unsigned char dt3)dt2=DS_Read(0x85)&0x3F; dt1=DS_Read(0x83)&0x7F; dt0=DS_Read(0x81)&0x7F; 4.3 74LS164扩展I/0口及静态显示显示模块设计重点是由显示代码取得相应的段码，显示段码数据的串行发送，其程序如下：显示模块对应程序：DISPLAY： LCALL

43、 HEX2BCDDISPLAYl： SETB DISPCON MOV A， HOURH ADD A， #30H MOVC A， A+PC MOV SBUF， ADLl： JNB TI， DLl CLR TI MOV A， HOURL ADD A， #24H MOVC A， A+PCANL A， #0FEH MOV SBUF， ADL2： JNB TI， DL2 CLR TI MOV A， MINUH ADD A， #16H MOVC A， A+PC MOV SBUF， ADL3： JNB TI， DL3 CLR TI MOV A， MINUL ADD A， #0AH MOVC A， A+PC

44、MOV SBUF， ADL4： JNB TI， DL4 CLR TI CLR DISPCON RET4.4 SC1128初始化程序设计SC1128的初始化工作就是对工作状态寄存器进行设置。它是用来控制接收和发送的通信速率，及接收时的门限值，在设置时要注意对SC1128读写时序的配合。流程图如下： 图4.4 SC1128初始化流程图初始化程序如下：INI_1128:MOV R3,#03H LOOP3: MOV A,#3DHLCALL WRITE_CHANGE_ADDRCLR SETCLKCLR CSLCALL WRITE_ONE_BYTEMOV A,#55HLCALL WRITE_ONE_BYTEMOV A,#3DHLCALL READ_CHANGE_ADDRMO